JPS6297327A - 重ね合わせ精度評価方法 - Google Patents

重ね合わせ精度評価方法

Info

Publication number
JPS6297327A
JPS6297327A JP60237043A JP23704385A JPS6297327A JP S6297327 A JPS6297327 A JP S6297327A JP 60237043 A JP60237043 A JP 60237043A JP 23704385 A JP23704385 A JP 23704385A JP S6297327 A JPS6297327 A JP S6297327A
Authority
JP
Japan
Prior art keywords
alignment mark
alignment
exposure device
alignment marks
marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60237043A
Other languages
English (en)
Inventor
Wataru Wakamiya
若宮 亙
Kyusaku Nishioka
西岡 久作
Toshiaki Ogawa
小川 敏明
Keiji Fujiwara
啓司 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60237043A priority Critical patent/JPS6297327A/ja
Publication of JPS6297327A publication Critical patent/JPS6297327A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Cpi業上の利用分野〕 この発明は、半導体装置のパターンを形成する転写工程
icおいて、半導体装置の各レイヤー間の塩1−合わせ
精度を評価する方法+C関するものであるO 〔従来の技術] 従来、このような重ね合わせ精度を評価する方法としC
,第2図に示すバーニアがあった。第2図に2いて、(
1Fは重ね合わせを評価しようとする第1の工程で形成
された第1のバーニアパターンで、各パターンの間隔を
り、とする。(2)は重ね合わせを評価しようとする第
2の工程で形成された第2のバーニアパターンで、パタ
ーン間の間隔をL!とする。
第2図Aは重ね合わせずれがない状態を表わし。
この場合用1のパターン(1)と第2のパターン(2)
トの各中央部が一致している。
@2図Bは重ね合わせずれが発生した状態を表わすもの
で中央から2つ目で第t、gzのパターン(1) 、 
+2)が一致している。この場合のずれ量は2X (L
、〜L、)で表わされる。このように、中央からn番目
(n=0.1.2.・・・)のパターンが一致している
場合のすれ量はn(L、〜L2)で表わすことができる
。通常、中央から何番目のパターンが一致しているかは
光学顕微鏡等を用いて目視で検査するO 〔発明が解決しようとする問題点〕 従来の重ね合わせずれの評価方法は以上の様であるので
、ずれ量の検定がバーニアパターン作成時に作成できる
最小寸法で規定される。通常この最小寸法は0.051
1m程度であるので、より小さなずれ量を検出すること
が不可能である。又、目視でずれfを叱声するため再現
性が悪く、時間もかかるという問題点があった。
この発明は上記のようt問題点を解消するためになされ
たもので、精度よく、自動的に重ね合わせずれが評価で
きる方法を得ることを目的とする〇〔問題点を解決する
ための手段〕 この発明に係る重ね合わせ精度評価方法は、露光装置の
高精度なアライメント系及び座標測定系を利用するもの
である。
〔作 用〕 この発明では実際にアライメントマークを各工程で形成
し、これを露出装置の高精度なアライメント系及び座標
測定系で検査するので、十分な評価ができる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する0 第1図Aにふいて、【3)は半導体基板、(4)は以前
の工程で形成された第1の7ライメントマーク、(5)
はその上に形成された各種被膜、(6)は現在のマスク
パターンを形成するために塗布された感光性樹脂の薄膜
を表わす。そして、第1図Bは、現在のマスクパターン
を転写・現像した後の断面図で。
(7)は現在の工程で形成された感光性樹脂膜の第2の
アライメントマークを示す。
第1図Bで示した状態で、露光装置のアライメントマー
ク検出系を用いて、第1図Bの第1及び8g2のアライ
メントマーク(4)及び(7)を検出して、その位置を
測定し1両アライメントマーク(4)と(7)の間の距
離り、と設計値りと誤差Δ=−L、〜Lを求める0 露光装置のアライメントマーク検出系では、一般的6ζ
第1図Aのような上部に感光性樹脂の被膜を有するアラ
イメントマークの検出に対して被膜の被覆状態の左右非
対称性等の影響で誤差が生じやすいが、上部にそのよう
な被膜のないta1図Bの(4)のような第1のアライ
メントマーク及び感光性樹脂膜によるf41図Bの(7
)のような第2の7ライメントマークに対しては精度良
くアライメントできる。また、露光装置の座標測定系は
l/100μmのオーダーで位置検出が可能であるので
従来方法より高精度にずれが検出できる。
更6ζ露光装置に通常付随している演算機能を使用する
と短時間に多量のデータを処理することができる。
尚、上記実施例ではアライメントマーク検出系に座標計
測系を兼備したステップアンドリピート形の露光装置で
の実施例について示したが、同様の機能を有する他の形
の露光装置でも同様の効果を達成できる。
〔発明の効果〕
以上の様に、この発明6ζよれば露光装置のアライメン
トマーク検出系と座標計測系を用いて重ね合わせ精度を
評価するようにしたので、従来方法より高精度で、短時
間に多量のデータを処理することができる。
【図面の簡単な説明】
Mg1図はこの発明の一実施例に2けるアライメントマ
ークの形成状況を示す断面図、第2図は従来のバーニア
パターンによる重ね合わせ精度評価方法を説明するパタ
ーン図である0 図に2いて、(4)は第1のアライメントマーク、(7
)はg2のアライメントマークである。 なお1図中同一符号は同一、または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 半導体基板上に、半導体素子形成に必要な複数のパター
    ンを順次転写形成するに際して、第1及び、第2のパタ
    ーン形成工程で各半導体素子に、上記両パターン間の重
    ね合わせのための第1及び第2の専用マーク(アライメ
    ントマーク)をそれぞれ形成し、上記第2の工程で形成
    した第2のアライ メントマークと、上記第1の工程で形成した第1のアラ
    イメントマークとの距離を露光装置のアライメントマー
    ク検出系及び、座標計測系を用いて測定することを特徴
    とする重ね合わせ精度評価方法。
JP60237043A 1985-10-23 1985-10-23 重ね合わせ精度評価方法 Pending JPS6297327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60237043A JPS6297327A (ja) 1985-10-23 1985-10-23 重ね合わせ精度評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60237043A JPS6297327A (ja) 1985-10-23 1985-10-23 重ね合わせ精度評価方法

Publications (1)

Publication Number Publication Date
JPS6297327A true JPS6297327A (ja) 1987-05-06

Family

ID=17009556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60237043A Pending JPS6297327A (ja) 1985-10-23 1985-10-23 重ね合わせ精度評価方法

Country Status (1)

Country Link
JP (1) JPS6297327A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115737A (ja) * 1985-11-14 1987-05-27 Nec Kyushu Ltd 半導体基板外観検査装置
US5627083A (en) * 1993-08-03 1997-05-06 Nec Corporation Method of fabricating semiconductor device including step of forming superposition error measuring patterns
US5882980A (en) * 1993-10-15 1999-03-16 Hyundai Electronics Industries Co., Ltd. Process of forming bipolar alignment mark for semiconductor
US20080212057A1 (en) * 2006-12-12 2008-09-04 Asml Netherlands B.V. Substrate comprising a mark
US8722179B2 (en) 2006-12-12 2014-05-13 Asml Netherlands B.V. Substrate comprising a mark

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115737A (ja) * 1985-11-14 1987-05-27 Nec Kyushu Ltd 半導体基板外観検査装置
US5627083A (en) * 1993-08-03 1997-05-06 Nec Corporation Method of fabricating semiconductor device including step of forming superposition error measuring patterns
US5882980A (en) * 1993-10-15 1999-03-16 Hyundai Electronics Industries Co., Ltd. Process of forming bipolar alignment mark for semiconductor
US20080212057A1 (en) * 2006-12-12 2008-09-04 Asml Netherlands B.V. Substrate comprising a mark
US8609441B2 (en) * 2006-12-12 2013-12-17 Asml Netherlands B.V. Substrate comprising a mark
US8722179B2 (en) 2006-12-12 2014-05-13 Asml Netherlands B.V. Substrate comprising a mark

Similar Documents

Publication Publication Date Title
US4423127A (en) Method of manufacturing a semiconductor device
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
US4437760A (en) Reusable electrical overlay measurement circuit and process
ATE142775T1 (de) Verfahren sowie gerät zur messung der schichtanordnung in einem halbleiter-wafer
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
JPH09166866A (ja) フォトマスクの目合わせマーク及び半導体装置
CN111508932A (zh) 套刻标记及套刻误差的测量方法
KR100263323B1 (ko) 반도체 노광장비의 정렬 정밀도 측정방법
KR970012022A (ko) 얼라이먼트 방법
JP2975872B2 (ja) 合わせマークの位置ずれ検査方法
US5616438A (en) Reticle and a method for measuring blind setting accuracy using the same
CN222281048U (zh) 一种套刻量测标记
JPH011232A (ja) パタ−ン重ね合わせ精度測定方法
JPH0432216A (ja) 重ね合わせ精度及び寸法精度の評価方法
JPS5983167A (ja) 多層印刷の位置合わせ方法
JPS588132B2 (ja) 集積回路製造方法
US20020127486A1 (en) Shot configuration measuring mark and transfer error detection method using the same
JPS61144022A (ja) フオトマスク
JPS6111461B2 (ja)
US5373232A (en) Method of and articles for accurately determining relative positions of lithographic artifacts
JP2513540Y2 (ja) アライメント測定装置
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법
KR100375290B1 (ko) 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치
KR100265827B1 (ko) 레티클 제조 정확도 측정방법
JPH03167817A (ja) 露光装置