JPS6298428A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS6298428A JPS6298428A JP60237295A JP23729585A JPS6298428A JP S6298428 A JPS6298428 A JP S6298428A JP 60237295 A JP60237295 A JP 60237295A JP 23729585 A JP23729585 A JP 23729585A JP S6298428 A JPS6298428 A JP S6298428A
- Authority
- JP
- Japan
- Prior art keywords
- operand
- instruction
- field
- destination
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は、データ処理技術さらにはプログラム制御方
式のシステムにおける命令形式に適用して特に有効な技
術に関し、例えば、命令実行に際して２つのオペランド
を用いる２オペランド命令の構成方式に利用して有効な
技術に関する。
式のシステムにおける命令形式に適用して特に有効な技
術に関し、例えば、命令実行に際して２つのオペランド
を用いる２オペランド命令の構成方式に利用して有効な
技術に関する。
［背景技術］
従来、［株］日立製作所製Ｈｒｌ ６８０００ （７）
ようなマイクロプロセッサにおけるマクロ命令のセット
は、（１）ノーオペランド命令（オペランドを不要とす
る命令）、（２）１オペランド命令（３）２オペランド
命令（４）レジスタ・トウ・レジスタ命令の４種類の命
令形式に大別される。
ようなマイクロプロセッサにおけるマクロ命令のセット
は、（１）ノーオペランド命令（オペランドを不要とす
る命令）、（２）１オペランド命令（３）２オペランド
命令（４）レジスタ・トウ・レジスタ命令の４種類の命
令形式に大別される。
第２図には、Ｔ−（Ｄ ６８０００における命令形式の
うち２オペランド命令（例えば二−モニツク記号でＡ
Ｄ Ｄ ｘ 、 Ｄ ｏで示されるようなソース側と
デスティネーション側の２つのオペランドを有する命令
）のフォーマットが示されている。
うち２オペランド命令（例えば二−モニツク記号でＡ
Ｄ Ｄ ｘ 、 Ｄ ｏで示されるようなソース側と
デスティネーション側の２つのオペランドを有する命令
）のフォーマットが示されている。
すなわち、２オペランド命令は、オペレーションコー１
へ指定フィールドＯＰと、オペランドのサイズ（８ピッ
ｌ−，１６ビソト、３２ビツトのようなピッ１へ長）を
指定するサイズ指定フィールドＳＺおよびソース側とデ
スティネーション側の２つオペランドの位置を示す実効
アドレス指定フィール１−ＥＡｌ、ＥＡ２とにより、構
成されていた。
へ指定フィールドＯＰと、オペランドのサイズ（８ピッ
ｌ−，１６ビソト、３２ビツトのようなピッ１へ長）を
指定するサイズ指定フィールドＳＺおよびソース側とデ
スティネーション側の２つオペランドの位置を示す実効
アドレス指定フィール１−ＥＡｌ、ＥＡ２とにより、構
成されていた。
（［株］日立製作所、１９８２年９月発行、「日立マイ
クｏ −１ンピュータ、ＳＥＭＩＣＯＮＤＵＣＴ”ＥＲ
ＤＡＴＡ ＢＯＯＫ、８／１６ビツトマイクロコンピ
ユータ」第９４５頁〜９５２頁参照）。
クｏ −１ンピュータ、ＳＥＭＩＣＯＮＤＵＣＴ”ＥＲ
ＤＡＴＡ ＢＯＯＫ、８／１６ビツトマイクロコンピ
ユータ」第９４５頁〜９５２頁参照）。
しかるに、本発明者らが、従来の６８０００系マイクロ
プロセツサを用いたシステムに置けるプログラムを詳し
く分析検討したところ、２オペランド命令によってデス
ティネーションとして使用されるレジスタは、大半が一
つの特定のレジスタになっていることが分かった。
プロセツサを用いたシステムに置けるプログラムを詳し
く分析検討したところ、２オペランド命令によってデス
ティネーションとして使用されるレジスタは、大半が一
つの特定のレジスタになっていることが分かった。
Ｕ（Ｅって、ある特定のレジスタをデスティネーション
として使用することが多いようなプログラムでは、２オ
ペランド命令の際にいちいちデスティネーションアドレ
スを書くのは面倒である。また、デスティネーション用
の実効アドレス指定フィールドＥＡｄを設けることによ
って、２オペランド命令のオペレーションワード長が必
要以上に長くなっているという問題点がある。
として使用することが多いようなプログラムでは、２オ
ペランド命令の際にいちいちデスティネーションアドレ
スを書くのは面倒である。また、デスティネーション用
の実効アドレス指定フィールドＥＡｄを設けることによ
って、２オペランド命令のオペレーションワード長が必
要以上に長くなっているという問題点がある。
［発明の目的］
発明の目的は、プログラム制御方式のシステムにおける
２オペランド命令のオペレーションワード長を短縮する
ことができるような命令形式を提供することにある。
２オペランド命令のオペレーションワード長を短縮する
ことができるような命令形式を提供することにある。
この発明の前部ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、２つのオペランドを必要とする命令において
、オペレーションコード指定フィールドおよびソースオ
ペランドを示すソース側実効アドレス指定フィールを有
するオペレーションワード内に、デスティネーション側
実効アドレス指定フイールドの代わりにデスティネーシ
ョンオペラントを特定のＩノジスタに固定した命令であ
るか否かに示す特定ビットもしくはフィールドを新たに
設け、そのモードが指定されたときはデスティネーショ
ンオペランドを汎用レジスタの内の一つ（例えばデータ
レジスタｒ）。もしくはアドレスレジスタＡ。）に特定
させるようにすることによって、２オペランド命令にお
いてデスティネーシゴンオペランドの指定を不要とし、
これによって、２オペランド命令のオペレーションワー
ド長を短縮できるようにするという上記目的を達成する
ものである。
、オペレーションコード指定フィールドおよびソースオ
ペランドを示すソース側実効アドレス指定フィールを有
するオペレーションワード内に、デスティネーション側
実効アドレス指定フイールドの代わりにデスティネーシ
ョンオペラントを特定のＩノジスタに固定した命令であ
るか否かに示す特定ビットもしくはフィールドを新たに
設け、そのモードが指定されたときはデスティネーショ
ンオペランドを汎用レジスタの内の一つ（例えばデータ
レジスタｒ）。もしくはアドレスレジスタＡ。）に特定
させるようにすることによって、２オペランド命令にお
いてデスティネーシゴンオペランドの指定を不要とし、
これによって、２オペランド命令のオペレーションワー
ド長を短縮できるようにするという上記目的を達成する
ものである。
［実施例］
第１図には、本発明により提案された新しい２オペラン
ド命令のフォーマットの一例が示されている。
ド命令のフォーマットの一例が示されている。
すなわち、この実施例では同図に示されているようにオ
ペレーションコード指定フィールドＯＰおよびオペラン
ドのサイズ指定フィールドＳｚに続いて、デスティネー
シゴンオペランドを特定の一４＝ レジスタに固定するか否か指定するビットＡ（以下、Ａ
ピッｌ−と称する）が設けられている。このＡビットに
０゛′が設定された場合には、第１図（Ａ）に示すよう
に、命令フォーマツ１へは、従来の２オペランド命令の
フォーマット（第３図参照）と同じように、ソース側と
デスティネーション側の２つのオペランドの位置（レジ
スタ）を指示する実効アドレス指定フィールドＥＡｓと
ＥＡｄが付加されたフォーマットにされる。
ペレーションコード指定フィールドＯＰおよびオペラン
ドのサイズ指定フィールドＳｚに続いて、デスティネー
シゴンオペランドを特定の一４＝ レジスタに固定するか否か指定するビットＡ（以下、Ａ
ピッｌ−と称する）が設けられている。このＡビットに
０゛′が設定された場合には、第１図（Ａ）に示すよう
に、命令フォーマツ１へは、従来の２オペランド命令の
フォーマット（第３図参照）と同じように、ソース側と
デスティネーション側の２つのオペランドの位置（レジ
スタ）を指示する実効アドレス指定フィールドＥＡｓと
ＥＡｄが付加されたフォーマットにされる。
一方、Ａビットが′１′″に設定された場合には、デス
ティネーションオペランドが、例えばデータレジスタＤ
。またはアドレスレジスタＡ。のような汎用レジスタの
うち一つ（Ｒ，）に固定されて命令が実行される。つま
り、ＥＡ、ΦＥＡ２→ＥＡ２のような命令がＥＡ■Ｒ１
→Ｒｏのように、レジスタＲ，が一種のアキュームレー
タとみなされてオペレーションが実行される。
ティネーションオペランドが、例えばデータレジスタＤ
。またはアドレスレジスタＡ。のような汎用レジスタの
うち一つ（Ｒ，）に固定されて命令が実行される。つま
り、ＥＡ、ΦＥＡ２→ＥＡ２のような命令がＥＡ■Ｒ１
→Ｒｏのように、レジスタＲ，が一種のアキュームレー
タとみなされてオペレーションが実行される。
そのため、Ａビットが“１”にされた場合、２オペラン
ド命令のフォーマットは、第１図（Ｒ）に示すように、
１オペランド命令と同じ形態となる。そのため、オペレ
ーションワードの長さが、オペランドを２つとも持つ場
合に比べて短くなる。
ド命令のフォーマットは、第１図（Ｒ）に示すように、
１オペランド命令と同じ形態となる。そのため、オペレ
ーションワードの長さが、オペランドを２つとも持つ場
合に比べて短くなる。
その結果、２オペランド命令を多数含むプログラムの記
述が簡貼になるとともに、マイクロプログラム全体の長
さが短くなってメモリの使用効率が高くなる。
述が簡貼になるとともに、マイクロプログラム全体の長
さが短くなってメモリの使用効率が高くなる。
なお、レジスタＲ８以外のレジスタＲｘの中味を第２オ
ペランド（デスティネーション）として用いるような場
合には、前もってレジスタＲ，ｘの中味をレジスタＩく
。へ移行しておいてやればよい。
ペランド（デスティネーション）として用いるような場
合には、前もってレジスタＲ，ｘの中味をレジスタＩく
。へ移行しておいてやればよい。
次に、１−記のようなフォーマットに構成された２オペ
ラン１−命令の実行を可能にするマイクロプロセッサの
ハードウェア構成の一例を第３図を用いて説明する。
ラン１−命令の実行を可能にするマイクロプロセッサの
ハードウェア構成の一例を第３図を用いて説明する。
この実施例のマイクロプロセッサは、マイクロブ［１グ
ラム制御力式の制御部を備えている。すなわち、マイク
ロプロセッサに構成するＬ Ｓ Ｉチップ内には、マイ
クロプログラムが格納されたマイクロＲＯＭ（リード・
オンリ・メモリ）１が設けられている。マイクロＲＯＭ
１は、マイクロアドレスデコーダ５によってアクセスさ
れる。マイクロＲＯＭＩからマイクロプログラムを構成
するマイクロ命令が順次読み出される。
ラム制御力式の制御部を備えている。すなわち、マイク
ロプロセッサに構成するＬ Ｓ Ｉチップ内には、マイ
クロプログラムが格納されたマイクロＲＯＭ（リード・
オンリ・メモリ）１が設けられている。マイクロＲＯＭ
１は、マイクロアドレスデコーダ５によってアクセスさ
れる。マイクロＲＯＭＩからマイクロプログラムを構成
するマイクロ命令が順次読み出される。
マイクロアドレスデコーダ５には、ＦＴＦＯ（ファース
トイン・ファース１〜アウト）メモリ等からなる命令レ
ジスタ２にフェッチされたマクロ命令のコードが、マル
チプレクサ３およびマイクロプログラムカウンタ４を介
して供給される。かかるマイクロ命令がマイクロアドレ
スデコーダ５によってデコードされることによって、そ
のマクロ命令を実行する一連のマイクロ命令群の最初の
命令がマイクロＲＯＭＩから読み出され、マイクロコン
トロールレジスタ６にラッチされる。
トイン・ファース１〜アウト）メモリ等からなる命令レ
ジスタ２にフェッチされたマクロ命令のコードが、マル
チプレクサ３およびマイクロプログラムカウンタ４を介
して供給される。かかるマイクロ命令がマイクロアドレ
スデコーダ５によってデコードされることによって、そ
のマクロ命令を実行する一連のマイクロ命令群の最初の
命令がマイクロＲＯＭＩから読み出され、マイクロコン
トロールレジスタ６にラッチされる。
マイクロコントロールレジスタ６にラッチ去れたマイク
ロ命令コードの一部は、制御信号としてＡＬＵ等からな
る実行ユニット７やマルチプレクサ３に対して選択信５
）を出力するマルチプレクサコントロール回路８に供給
される。また、マイクロ命令コードの他の一部（ネクス
トアドレスフィールド内のコード）はマルチプレクサ３
に供給される。そして、マルチプレクサコントロール回
路８からの選択信号によってマルチプレクサ３が制御さ
れて、命令レジスタ２のマクロ命令に代わってマイクロ
命令のネクス１−アドレスコートの一方が、マイクロプ
ログラムカウンタ４を介してマイクロアドレスデー１−
ダ５に供給される。これによってマイクロＲＯＭ ｌ内
から次のマイクロ命令が読み出される。
ロ命令コードの一部は、制御信号としてＡＬＵ等からな
る実行ユニット７やマルチプレクサ３に対して選択信５
）を出力するマルチプレクサコントロール回路８に供給
される。また、マイクロ命令コードの他の一部（ネクス
トアドレスフィールド内のコード）はマルチプレクサ３
に供給される。そして、マルチプレクサコントロール回
路８からの選択信号によってマルチプレクサ３が制御さ
れて、命令レジスタ２のマクロ命令に代わってマイクロ
命令のネクス１−アドレスコートの一方が、マイクロプ
ログラムカウンタ４を介してマイクロアドレスデー１−
ダ５に供給される。これによってマイクロＲＯＭ ｌ内
から次のマイクロ命令が読み出される。
一連のマイクロ命令群がマイクロＲＯＭＩ内の連続した
マイクロアドレス領域内に格納されている場合には、各
マイクロ命令は、マイクロプログラムカウンタ４がイン
クリメント動作されることにより順次にマイクロＲＯＭ
１から読み出される。
マイクロアドレス領域内に格納されている場合には、各
マイクロ命令は、マイクロプログラムカウンタ４がイン
クリメント動作されることにより順次にマイクロＲＯＭ
１から読み出される。
さらに、この実施例では、第１図（Ｂ）に示されている
ような新しいフォーマットの２オペランド命令の実行を
支援すべく、特定レジスタＲ６の選択処理ルーチンの先
頭アドレスを発生するアドレス発生部９が設けられてい
る。マルチプレクサコントロール回路８内には、オペレ
ーションワード内のＡピノ］・に対応してセット、リセ
ットされ＝８− るフラグＡＦが設けられている。
ような新しいフォーマットの２オペランド命令の実行を
支援すべく、特定レジスタＲ６の選択処理ルーチンの先
頭アドレスを発生するアドレス発生部９が設けられてい
る。マルチプレクサコントロール回路８内には、オペレ
ーションワード内のＡピノ］・に対応してセット、リセ
ットされ＝８− るフラグＡＦが設けられている。
ＡビットがＩＩ Ｉ ＩＩに設定された２オペランド命
令が命令レジスタ１にフェッチされ、マイクロアドレス
デコーダ５に供給されて対応する最初のマイクロ命令が
読み出された場合、マイクロ命令コードによってフラグ
Ａ、 Ｆがセットされる。マルチプレクサコントロール
回路８は、フラグＡ Ｆに“１″が立っている場合には
、命令レジスタ２またはマイクロコントロールレジスタ
６内のマイクロ命令のネクストアドレスの代オ）りに、
アドレス発生部９で発生されたマイクロアドレスをマイ
クロアドレスデコーダ５に供給させるようにマルチプレ
クサ３を制御する。これに応じて、マイクロＲＯＭ１か
らはデスティネーションオペランドをレジスタＲ６とし
て処理を行うマイクロ命令が読み出される。
令が命令レジスタ１にフェッチされ、マイクロアドレス
デコーダ５に供給されて対応する最初のマイクロ命令が
読み出された場合、マイクロ命令コードによってフラグ
Ａ、 Ｆがセットされる。マルチプレクサコントロール
回路８は、フラグＡ Ｆに“１″が立っている場合には
、命令レジスタ２またはマイクロコントロールレジスタ
６内のマイクロ命令のネクストアドレスの代オ）りに、
アドレス発生部９で発生されたマイクロアドレスをマイ
クロアドレスデコーダ５に供給させるようにマルチプレ
クサ３を制御する。これに応じて、マイクロＲＯＭ１か
らはデスティネーションオペランドをレジスタＲ６とし
て処理を行うマイクロ命令が読み出される。
その結果、この実施例では、命令自体としては形式上デ
スティネーションオペラントを有しない第１図（Ｂ）の
ようなフォーマットであっても。
スティネーションオペラントを有しない第１図（Ｂ）の
ようなフォーマットであっても。
マイクロプログラムのレベルでは、２つのオペラン１く
を持つ命令として実行されるようになる。
を持つ命令として実行されるようになる。
なお、上記実施例では、オペレーションコード指定フィ
ールドＯＰとソース側実効アドレス指定フィー／Ｌ／
Ｆ Ｅ Ａ ｓの他にＡビットを設けることによりデス
ティネーション側実行アドレス指定フィールドＥＡｄを
省略して、形式上１オペランドの命令によってデスティ
ネーションオペランドがレジスタＲ８に特定された２オ
ペランド命令を実行できるようにしたものについて説明
した。しかしながら、この発明はこれに限定されるもの
でなく、例えば、Ａビットとソース側実効アドレス指定
フィールドＥ Ａ ｓの全体に着目し、これが特定の値
（例えばｒｌ、、１，１・・・・ＩＪ）になったならば
、ソースオペランドもデスティネーションオペランドも
特定のアドレスに固定された特定の２オペランド命令が
実行されるようにすることもできる。
ールドＯＰとソース側実効アドレス指定フィー／Ｌ／
Ｆ Ｅ Ａ ｓの他にＡビットを設けることによりデス
ティネーション側実行アドレス指定フィールドＥＡｄを
省略して、形式上１オペランドの命令によってデスティ
ネーションオペランドがレジスタＲ８に特定された２オ
ペランド命令を実行できるようにしたものについて説明
した。しかしながら、この発明はこれに限定されるもの
でなく、例えば、Ａビットとソース側実効アドレス指定
フィールドＥ Ａ ｓの全体に着目し、これが特定の値
（例えばｒｌ、、１，１・・・・ＩＪ）になったならば
、ソースオペランドもデスティネーションオペランドも
特定のアドレスに固定された特定の２オペランド命令が
実行されるようにすることもできる。
ソースオペランドもデスティネーションオペラントも固
定された２オペランド命令としては、例えばスタック領
域の先頭アドレスＴＯ８（）−７プオブスタツクポイン
ト）内のデータと、その次のアドレスＮＯ３（ネクスト
オブスタックポイント）内のデータとの演算を行って、
それをスタックポイントＴＯ８に入れるＴＯ８ＯＮＯ８
−＋ＴＯ８なる命令あるいはＲ８０Ｔ ＯＳ→”ｒ ｏ
ｓのような命令が考えられる。
定された２オペランド命令としては、例えばスタック領
域の先頭アドレスＴＯ８（）−７プオブスタツクポイン
ト）内のデータと、その次のアドレスＮＯ３（ネクスト
オブスタックポイント）内のデータとの演算を行って、
それをスタックポイントＴＯ８に入れるＴＯ８ＯＮＯ８
−＋ＴＯ８なる命令あるいはＲ８０Ｔ ＯＳ→”ｒ ｏ
ｓのような命令が考えられる。
このように、ｎビットのソース側実効アドレス指定フィ
ールドＥＡｓに１ビツトを付加し、「ｎ＋１」ビット全
体に着［１してそれが特定の値になったときに、オペラ
ンドの固定された特定の２オペランド命令が実行される
ように構成することによって、特定の命令についてはオ
ペランドの指定が全くいらないようにすることができる
。くた、このｒ ｎ ＋ Ｉ Ｊ全体をソース側実効ア
ドレス指定フィールドＥＡｓとして使用することにより
、このフィールドにより指定できるレジスタの数もしく
はアドレッシングモードの種類を、ソース側実効アドレ
ス指定フィールドＥＡｓがｎビットである場合に比べて
増加させることができるようになる。
ールドＥＡｓに１ビツトを付加し、「ｎ＋１」ビット全
体に着［１してそれが特定の値になったときに、オペラ
ンドの固定された特定の２オペランド命令が実行される
ように構成することによって、特定の命令についてはオ
ペランドの指定が全くいらないようにすることができる
。くた、このｒ ｎ ＋ Ｉ Ｊ全体をソース側実効ア
ドレス指定フィールドＥＡｓとして使用することにより
、このフィールドにより指定できるレジスタの数もしく
はアドレッシングモードの種類を、ソース側実効アドレ
ス指定フィールドＥＡｓがｎビットである場合に比べて
増加させることができるようになる。
さらに、−Ｌｉａのようにｒ ｎ ＋ １． Ｊ ビッ
トのフィ一ルドのうち例えば４ビツトに着目して、それ
が特定の値になったならばオペランドの固定された特定
の２オペランド命令が実行されるように構成することも
可能である。
トのフィ一ルドのうち例えば４ビツトに着目して、それ
が特定の値になったならばオペランドの固定された特定
の２オペランド命令が実行されるように構成することも
可能である。
［効果］
２つのオペランドを必要とする命令において、オペレー
ションコード指定フィールドおよびソースオペランドを
示すソース側実効アドレス指定フィールを有するオペレ
ーションワード内に、デスティネーション側実効アドレ
ス指定フィールドの代オ〕りにデスティネーションオペ
ランドを特定のレジスタに固定した命令であるか否か髪
示す特定ビットもしくはフィールドを新たに設け、その
モードが指定されたときはデスティネーションオペラン
ドを汎用レジスタの内の−っ（例えばデータレジスタＤ
。もしくはアドレスレジスタＡ。）に特定させるように
したので、２オペランド命令においてデスティネーショ
ンオペランドの指定を不要となるという作用により、２
オペランド命令のオペレーションワード長を短縮するこ
とができる。
ションコード指定フィールドおよびソースオペランドを
示すソース側実効アドレス指定フィールを有するオペレ
ーションワード内に、デスティネーション側実効アドレ
ス指定フィールドの代オ〕りにデスティネーションオペ
ランドを特定のレジスタに固定した命令であるか否か髪
示す特定ビットもしくはフィールドを新たに設け、その
モードが指定されたときはデスティネーションオペラン
ドを汎用レジスタの内の−っ（例えばデータレジスタＤ
。もしくはアドレスレジスタＡ。）に特定させるように
したので、２オペランド命令においてデスティネーショ
ンオペランドの指定を不要となるという作用により、２
オペランド命令のオペレーションワード長を短縮するこ
とができる。
−１２＝
その結果、マクロプログラムが短くなって、メモリの使
用効率が向」ニされるという効果がある。
用効率が向」ニされるという効果がある。
以」二本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は−に記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、第１図（Ａ
）、（Ｂ）に示すようなフォーマットの命令は、アドレ
ッシングモードに応じて各オペランドの実行アドレス指
定フィールドにディスプレースメントｄ （オフセット
値）を指定する拡張フィールドが付加されたフォーマッ
トにされてもよい。
具体的に説明したが、本発明は−に記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、第１図（Ａ
）、（Ｂ）に示すようなフォーマットの命令は、アドレ
ッシングモードに応じて各オペランドの実行アドレス指
定フィールドにディスプレースメントｄ （オフセット
値）を指定する拡張フィールドが付加されたフォーマッ
トにされてもよい。
［利用分野］
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロプロセッサ
に適用した場合について説明したが、この発明はそれに
限定されるものでなく、計算機やミニコン等プログラム
制御方式のデータ処理システム一般に利用することがで
きる。
をその背景となった利用分野であるマイクロプロセッサ
に適用した場合について説明したが、この発明はそれに
限定されるものでなく、計算機やミニコン等プログラム
制御方式のデータ処理システム一般に利用することがで
きる。
第１図（Ａ）、 （Ｂ）はそれぞれ本発明に係る２オ
ペラン１へ命令のフォーマット例髪示す説明図、第２図
は、従来の６８０００系マイクロプロセツサにおける２
オペランド命令のフォーマットを示す説明図、 第３図は、本発明に係る２オペランド命令を実行可能に
するマイクロプロセッサの構成例を示すブ「１ツク図で
ある。 ＯＰ・・・・オペレーションコード指定フィールド、Ｓ
ｚ・・・・オペラン１くサイズ指定フィールド、ＥＡｓ
・・・・ソース側実行アドレス特定フィールド、ＥＡｄ
・・・・デスティネーション側実行アドレス指定フィー
ルド、Ａ・・・・特定ビット（Ａビット）、１・・・・
マイクロＲＯＭ、２・・・・命令レジスタ（Ｆ”Ｔ Ｆ
Ｏ） 、３・・・・マルチプレクサ、４・・・・マイク
ロプログラムカウンタ、５・・・・マイクロアドレスデ
コーダ、６・・・・マイクロコントロールレジスタ、７
・・・・実行ユニット、８・・・・マルチプレクサコン
トロール回路、ＡＦ・・・・フラグ。 第１図 Ａ 第Ｚ図
ペラン１へ命令のフォーマット例髪示す説明図、第２図
は、従来の６８０００系マイクロプロセツサにおける２
オペランド命令のフォーマットを示す説明図、 第３図は、本発明に係る２オペランド命令を実行可能に
するマイクロプロセッサの構成例を示すブ「１ツク図で
ある。 ＯＰ・・・・オペレーションコード指定フィールド、Ｓ
ｚ・・・・オペラン１くサイズ指定フィールド、ＥＡｓ
・・・・ソース側実行アドレス特定フィールド、ＥＡｄ
・・・・デスティネーション側実行アドレス指定フィー
ルド、Ａ・・・・特定ビット（Ａビット）、１・・・・
マイクロＲＯＭ、２・・・・命令レジスタ（Ｆ”Ｔ Ｆ
Ｏ） 、３・・・・マルチプレクサ、４・・・・マイク
ロプログラムカウンタ、５・・・・マイクロアドレスデ
コーダ、６・・・・マイクロコントロールレジスタ、７
・・・・実行ユニット、８・・・・マルチプレクサコン
トロール回路、ＡＦ・・・・フラグ。 第１図 Ａ 第Ｚ図
Claims (1)
- 【特許請求の範囲】 １、オペレーションコード指定フィールドと、オペラン
ドの位置を示す実効アドレス指定フィールドとを有する
命令であって、少なくとも第２のオペランドが固定され
た命令であるか否かを示す特定ビットもしくは特定フィ
ールドが設けられてなるオペランド命令を有することを
特徴とするデータ処理システム。 ２、上記特定フィールドは上記実効アドレス指定フィー
ルドと共通もしくはその一部のフィールドで構成され、
該フィールドが特定の状態にされたときに、第１および
第２のオペランドが固定された命令として、実行される
ようにされてなることを特徴とする特許請求の範囲第１
項記載のデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237295A JPH0731599B2 (ja) | 1985-10-25 | 1985-10-25 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237295A JPH0731599B2 (ja) | 1985-10-25 | 1985-10-25 | デ−タ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6298428A true JPS6298428A (ja) | 1987-05-07 |
| JPH0731599B2 JPH0731599B2 (ja) | 1995-04-10 |
Family
ID=17013249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60237295A Expired - Lifetime JPH0731599B2 (ja) | 1985-10-25 | 1985-10-25 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731599B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444544A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Program control system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5330841A (en) * | 1976-09-03 | 1978-03-23 | Nippon Signal Co Ltd:The | Control method of computer |
| JPS54157053A (en) * | 1978-05-31 | 1979-12-11 | Fujitsu Ltd | Data processing unit of micro-program control system |
-
1985
- 1985-10-25 JP JP60237295A patent/JPH0731599B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5330841A (en) * | 1976-09-03 | 1978-03-23 | Nippon Signal Co Ltd:The | Control method of computer |
| JPS54157053A (en) * | 1978-05-31 | 1979-12-11 | Fujitsu Ltd | Data processing unit of micro-program control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444544A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Program control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0731599B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6227621B2 (ja) | 複数の試験ソースに対するｏｒ試験及びａｎｄ試験機能を提供するために命令をフュージングする方法及び装置 | |
| JP5646656B2 (ja) | 複数の命令セットにより使用されるレジスタ間のマッピング | |
| US8386754B2 (en) | Renaming wide register source operand with plural short register source operands for select instructions to detect dependency fast with existing mechanism | |
| JPS6298429A (ja) | デ−タ処理システム | |
| JPS62197830A (ja) | デ−タ処理システム | |
| JP2018500657A (ja) | 融合された単一のサイクルのインクリメント−比較−ジャンプを実施するための命令及びロジック | |
| US20020188830A1 (en) | Bit replacement and extraction instructions | |
| JPS6339931B2 (ja) | ||
| CN104303142A (zh) | 使用索引阵列和有限状态机的分散 | |
| JP2002540523A (ja) | マイクロコントローラ命令セット | |
| JPH04109336A (ja) | データ処理装置 | |
| US6338134B1 (en) | Method and system in a superscalar data processing system for the efficient processing of an instruction by moving only pointers to data | |
| JP2013521551A (ja) | マシン状態に基づいた命令の分割 | |
| JPS6298434A (ja) | デ−タ処理システム | |
| US6542989B2 (en) | Single instruction having op code and stack control field | |
| JPH0673105B2 (ja) | 命令パイプライン方式のマイクロプロセッサ | |
| US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
| JPH03171231A (ja) | マイクロコンピュータシステム | |
| JPS63268033A (ja) | データ処理装置 | |
| JPH0574096B2 (ja) | ||
| US6564312B1 (en) | Data processor comprising an arithmetic logic unit | |
| JPS6355634A (ja) | デ−タ処理システム | |
| US20240069913A1 (en) | Uniform Microcode Update Enumeration | |
| JPH0731599B2 (ja) | デ−タ処理システム | |
| JPH0642198B2 (ja) | デ−タ処理装置 |