JPS6298780A - 自己整列したＧａＡｓデジタル集積回路の製造方法 - Google Patents

自己整列したＧａＡｓデジタル集積回路の製造方法

Info

Publication number
JPS6298780A
JPS6298780A JP61247664A JP24766486A JPS6298780A JP S6298780 A JPS6298780 A JP S6298780A JP 61247664 A JP61247664 A JP 61247664A JP 24766486 A JP24766486 A JP 24766486A JP S6298780 A JPS6298780 A JP S6298780A
Authority
JP
Japan
Prior art keywords
substrate
layer
metal layer
implanted
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61247664A
Other languages
English (en)
Other versions
JP2624656B2 (ja
Inventor
ロバート・アレン・サドラー
アーサー・ユージン・ガイスバーガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
ITT Inc
Original Assignee
Deutsche ITT Industries GmbH
ITT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH, ITT Corp filed Critical Deutsche ITT Industries GmbH
Publication of JPS6298780A publication Critical patent/JPS6298780A/ja
Application granted granted Critical
Publication of JP2624656B2 publication Critical patent/JP2624656B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0616—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made before the completion of the source and drain regions, e.g. gate-first processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H10P70/234—Cleaning during device manufacture during, before or after processing of insulating materials the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ひ化ガリウム（ＧａＡＳ）電界効果トランジ
スタ（ＦＥＴｓ）、およびその様なトランジスタの製造
方法に関する。特に、本発明は、集積回路界で使用する
自己整列ゲート（ＳＡＧ）ＧａＡＳトランジスタの製造
方法に関する。
［従来技術］ この種の半導体装置に現在使用されている処理方法は現
在２つの範囲に分けられる。（１）熱的に安定した耐火
ゲート（ＲＧ）、および（２）置換ゲート（ＳＧ）であ
る。処理方法という点から見て、ＲＧ処理は、ＳＧ処理
よりも簡単で製造しやすいが、ショットキーゲート金属
化の熱的安定性が絶対条件である。ＳＧアプローチでは
、ゲート金属にはそれほど熱的安定性を必要としないが
、慎重に制御されたＴ型輪部の３層ゲート置換マスクの
困難な配列が必要である。
ＲＧアプローチが、ＳＧアプローチより完全に優れてい
るとはいえ、ＲＧアプローチの従来の実施形態では不適
当な技術による処理のいくつかの側面に対し妥協しなけ
ればならなかった。過去における重大な問題は、ゲート
金属の熱的安定性は７５０−８００℃以上の温度での自
己整列したｎ十注入のアニールを行うには不十分であり
、一方′装置のチャンネル注入の最適な活性化は８３０
−８５０℃近辺で生じるということであった。これには
、２つの可能な妥協のうちの１つに妥協しなければなら
ない。より低い温度で両型の注入を一緒にアニールする
、あるいは２つの別々のアニールをそれぞれの温度で行
うということである。
どちらの場合も、注入活性化および電子移動度によって
、ＦＥＴ特性は最適条件ではなくなる。
ＲＧアプローチのいくつかの実施態様におけるその他の
不利益は、耐火ゲート金属にプラズマエツチングするた
めにフォトレジストマスクを使用することである。この
ように、このアプローチの結果、上に突出た゛′Ｔゲー
ト′構造なしでＦＥＴが生じ、自己整列したｎ十領域の
端の間でゲート位置を制御する手段は、なく、そのため
、キャパシタンスおよび直列抵抗の両方に・関してゲー
ト構造を最適条件にする手段はない。
［発明の解決すべき問題点］ そのため、本発明の目的は、従来技術の不利な点を克服
する自己整列したゲート型ＧａＡＳ電界効果トランジス
タを提供することである。
本発明のさらに他の目的は、耐火ゲート金属化に高い熱
的安定性を与えることである。
本発明のさらに他の目的は、単一アニール段階を使用す
るＧａＡｓ電界効果トランジスタの製造方法を提供する
ことである。
本発明のさらに他の目的は、生産量（スルーブツト）が
増え価格の低いＧａＡｓ１界効果トラン・ジスタの製造
方法を提供することである。
本発明のさらに他の目的は、高い分解能の陽性フォトレ
ジストを使用してリフトオフによって金属エツチングマ
スクを限定することのできる処理方法を提供することで
ある。
本発明のざらに他の目的は、１μｍあるいはその以下の
ゲートライン幅が容易に限定されるＦＥＴを提供するこ
とである。
本発明のさらに他の目的は、ゲートの長さより広い注入
から注入間隔のクリエーションによって注入マスクの役
目をする金属マスクを提供することである。
ｃ問題点解決のための手段Ｊ これら目的および以下で明らかとなるであろうその他目
的は、イオンを注入され、１乃至２０原子パーセントの
比率のチタンと残りの原子パーセントのタングステンと
の混合物からなる付着された金属層を有するひ化ガリウ
ム基板をアニールし、そこに注入されたイオンを活性化
するのに十分な温度に加熱する段階を含む電界効果トラ
ンジスタの製造方法を提供する本発明によって達成され
る。
［実施例コ 第１図は、符号１０によって示される本発明の１実施例
の自己整列ゲート電界効果トランジスタ１０の構成を示
す。
半導体ウェーハ１１の処理方法を説明する。第２図に関
して、ひ化ガリウム（ＧａＡｓ）基板１２は、まず溶媒
で洗浄され、それから礪械によるスラリー研磨処理を使
用して傷付いた基板１２の部分を取除くようにエツチン
グされる。各基板表面から少なくとも約５μｍの厚さの
部分を除去することによって、損傷部分は取除かれ改良
された電気的性質が生じるということがわかっている。
基板から材料を取除く際の問題は、ビットされたあるい
はきめの荒くなった表面がある種のエッチ液によって生
じるということである。この問題を生じない好ましいエ
ッチ液は５：１　：１の割合いの硫酸、過酸化水素、お
よび水（Ｈ２ＳＯ４：Ｈ２０２：Ｈ２Ｏ）の混合液を約
３０”〜４０℃の範囲の温度で使用することである。こ
のエッチ液はウェーハ１１に損傷を与えず、特にフォト
リソグラフ処理のようなその後のウェーハの処理を行う
ことを容易にするようにウェーハ１１の表面を滑らかに
する。
ＧａＡＳに対するパッシベーション層として作用する誘
電層１４は、９００人あるいはそれ以下の厚さの適当な
誘電材料で基板１２の１表面に形成される。誘電１ｉ１
１４に対する好ましい材料は、シリコン窒化物（Ｓ　＋
　Ｎ）　、シリコン酸化窒化物（ＳｉＯＮ）、あるいは
２酸化シリコン（ＳｉＯ２）である。誘電層１４の組成
は、その後の処理の間フォトレジスト残留物から基板表
面を隔離することによって基板表面を保護する。しかし
ながら、誘電層１４はイオン注入が露出したＧａＡＳ表
面に直接なされるように削除することができる。
フォトレジスｌ一層１６は、誘電層１４の１表面１５に
形成される。フォトレジスト層１６は、その後の処理に
おいて注入領域をパターン化するためにつ工−ハ１１に
マスクを整列させる位置決め目印１３に対してパターン
化される。位置決め目印１３のパターンは誘電層１４に
エツチングされ、それから基体となるＧａＡＳ基板１２
中にまでエツチングされる。
エツチングの後、フォトレジスト＠１６は取除かれるが
、酸素プラズマで取除かれるのが好ましい。
次に別のフォトレジスト層１８が第３図に示されるよう
に表面１５に形成される。このフォトレジスト層１８は
、誘電層１４を介して基体となるρａＡｓ基板１２に選
択的にイオン注入するために１以上のウィンドウ１７を
形成するようにパターン化される。
パターン化は、既知のいすかれ方法で行われる。
典型的に、所望のパターンを有する写真マスクが、フォ
トレジスト層１８上に配置され、基板１２の位置決め目
印にマスク上のレジストレーションマークとを整列させ
る。フォトレジスト層１８は、マスクを介して光にさら
され、それからマスクは取除かれる。溶媒は、ざられた
レジスト領域が溶解され、洗浄され、またさらされてい
ないレジストが注入マスクとして留るように使用される
。
イオン注入段階は既知のいずれかの方法で行われる。１
方法では、ウェーハ１１は真空室中に支持され、イオン
ビームが一様にその上を走査し、ウィンドウ１７を通っ
てＧａＡｓ基板１２に注入される。
注入された領域は符号１９で示される。誘電層１４の材
料はアモルファス構成を有し、従って層１４を介して到
達するイオンのプレーナチャンネリング効果を最少限度
に押える。もっと悪疫な注入輪郭が所望であれば、誘電
層１４は使用されず、注入はＧａＡｓ基板１２に直接行
われる。注入が行われたあと、フォトレジスト層１８は
酸素プラズマ中で取除かれる。
対陣的選択的注入段階は、誘電１ｉ１１４の上にざらに
別のフォトレジスト層を形成することによって行われ、
ウィンドウ領域を形成するためにフォトレジスト層をパ
ターン化し、そのウィンドウ領域を通って誘電層１４お
よびＧａＡｓ基板１２に所望の材料をイオン注入する。
このフォトレジスト層は、そのあと取除かれる。このよ
うに、多くの異なる型の能動および受動素子、例えば、
エンハンスメント・モードおよび空乏モードＦＥＴ５．
ダイオードおよびレジスタを同じウェーハに構成するこ
とができる。
所望の選択的注入段階を完結したあと、誘電層１４はフ
ッ化水素（ＨＦ）中で取除かれる。金属層２０はウェー
ハの注入されζ表面である表面２６に形成される。金属
層２０は、チタン・タングステン（ＴｉＷ）で形成され
る。層２０の形成の１方法は、厚さ２０００人までチタ
ン・タングステンのスパッタ堆積によって達成される。
既知の金Ｉｌｌは、原子比率が３０　：　７０のチタン
とタングステンからなる。これは、１０重湯パーセント
のチタンと９０重量パーセントのタングステンに等しい
。このような組成のスパッタ標的は、例えば、アルミニ
ウムとポリシリコンとの間にチタン・タングステン拡散
障壁層をスパッタ堆積させるためにシリコン半導体工業
で元来使用されていたものである。
これらスパッタ標的がひ化ガリウム工業で温度安定ショ
ットキー接触を形成するためにチタン・タングステンを
堆積させるために使用されるとき、８００℃以上の温度
でアニールするとＴｉＷ：ＧａＡＳショットキー障壁の
電気的性質を劣化させるということがわかっている。そ
のため、チャンネル注入の最適条件の活性化を達成する
ために８３０〜８５０℃の温度で２段階のアニールのΦ
ちの１つを行ない、高濃度のイオン注入のあと、ショッ
トキーゲートの機能低下を阻止するために７５０〜８０
０℃で２番目の７ニールが行われなければならなかった
。第２の低い温度のアニールの結果、以下のような理由
のために注入活性化および電子移動度が最適レベル以下
になってしまった。典型的に、シリコンはＧａＡＳに対
するイオン注入ドーパントとして使用される。シリコン
はｎ型あるいはｐ型ドーパントとして動作することがで
きる。アニール時間と湿度は、シリコンが電子ドナー（
ｎ型）として動作するか電子アクセプタ（ｐ型）として
動作するかを決定する。より高いアニール温度では、電
子ドナーになるシリコン原子の数は増加し、それは、ｎ
型ＧａＡＳ材料がより高い電子移動度を有するので好ま
しい状態である。従って、より低い温度でのアニールは
、注入活性化および電子移動度を減少させることになる
。
堆積層２０の１原子パーセントチタン乃至２０原子パー
セントチタンと、９９原子パーセントタングステン乃至
８０原子パーセントタングステン比率の混合物は、層に
対して熱的安定性を与え、ひ化ガリウムショットキー障
壁のチタン・チタニウムの電気的性質を劣化させること
なく８００”〜９５０℃の間の温度でアニールに耐える
ことができるということを発見した。アニールは、最適
条件のイオン注入活性化を行うために約８３０°〜８５
０℃の範囲の温度で行われるのが好ましい。
高温度での金属層２０の熱的安定性によって、高い温度
での１回のアニール処理だけにすることが可能になり、
各注入の最適条件の活性化が生じ、電子の移動度が増加
し、寄生抵抗が減少する。単一のより高い温度のアニー
ル段階の結果生じるその他の改良されたＦＥＴ性質は、
低いパワー消費により低いドレイン・ソースバイアス電
圧で回路を動作させ、あるいは同じパワー消費にして速
いスイッチング時間で動作させることを可能にする。
混合物中のチタンの比率が高くなるとともに、熱的安定
性が劣化しはじめる。この様に、本発明によってチタン
レベルが減少すると、高温度処理中のＴｉＷの安定性が
達成される。
金属層中のチタンの原子パーセントを減少させる１方法
は、スパッタ条件を変化させることによって達成される
。典型的スパッタ処理では、つ工−ハ１１は真空室に置
かれ、３０ニア０Ｔ＋Ｗ標的電極がＲＦ回路のカソード
として使用される。アルゴンガスは低圧力で室に入り、
ＴｉＷをウェーハ１１に放出するようにＴｉＷカソード
イオンに衝撃を加える。室内部の圧力状態とウェーハ１
１のバイアス電圧を含むスパッタ状態を変化させること
によって、チタンの原子比率は３０％から減少し、堆積
層の改良された熱的安定性が生じる。
第４図に関して、ウェーハ処理の次の段階は、ＴｉＷ層
２層上０上う１つのマスキングレベルの構成によって始
まるゲート構造２４のパターン化である。このマスキン
グレベルは、以下のような方法ではく離によって形成さ
れる金属エッチマスク２２である。高分解能の正のフォ
トレジストマスクが、ＴｉＷ層２０の頂面に配置される
。正のフォトレジストマスクはエッチマスク２２を形成
する金属が堆積される領域を限定する開口を有する。エ
ッチマスク２２に対する金属は、マスクの開口がふさが
るように正のフォトレジストマスクに蒸着される。
蒸着のあと、フォトレジストマスクははく離され、Ｔｉ
Ｗ層２０に残る金属被覆は金属エッチマスク２２を限定
する。エッチマスク２２に対する好ましい金属はニッケ
ルあるいはアルミニウムである。
はく離によって金属エッチマスクを限定するために高分
解の正のフォトレジストを使用することで、ゲート線幅
１μｍあるいはそれ以下でもフォトレジストエッチマス
クを使用するよりも容易に限定することができる。さら
に、金属エッチマスク２２は以下で説明されるように優
れた注入マスクとして提供される。この高分解能の正の
フォトレジスト／はく離段階はウェーハ１１の次の処理
で再び行われる。
下側に位置するＴｉＷ層２０はそれからフッ素ベースの
プラズマで、金属マスク２２を使用して反応イオンエツ
チングされる。プラズマは、金属エッチマスク２２によ
って被覆されていない領域のＴＩＷ層２０をエツチング
し、第４図に示されるようにＴ型ゲート構成２４を形成
するようにマスクされた領域をアンダーカットする。プ
ラズマアンダーカットの量は、プラズマエッチ変数を変
化させ′ることによって制御することができる。これは
、異方性の輪郭を設定するために低圧力でまずエツチン
グし、それからより速いプラズマアンダーカットを行う
ために圧力を増加させることによって達成される。
ゲートパターン化に次いで、フォトレジストマスク２８
は、第５図に示されるような自己整列したイオン注入に
対する領１ａ２９を限定するために表面２６で形成され
る。“自己整列した″という言葉は、マスク２２がイオ
ンビームによるイオン注入に対する障壁として作用し、
このようにして基板の多量にドープされた領域の限界を
限定するため使用される。ｎ型ドーピングレベルは良好
なショットキ−接触を形成するレベルで最初のチャンネ
ル注入用に使用され、より高いレベルのドーピング（ｎ
＋）がオーム接触を構成するためにこの注入段階の間使
用される。ｐおよびρ”注入もそれぞれ、ショットキー
接触およびオーム接触用に使用されることができるが、
ｎ型ドーピングによってより速いキャリアの転送が可能
となる。
フォトレジストマスク２８は、ウェーハ１１に正のフォ
トレジストの層を堆積させ、注入が所望の領域でマスク
を介してフォトレジスト２８を露光するによって形成さ
れる。マスクおよびフォトレジストの露光された部分は
取除かれる。高濃度のイオン注入に対するウィンドウ２
７はウェーハ１１の表面２６に形成される。金属エッチ
マスク２２はウィンドウ領域に向うイオンに対する自己
整列された遺体として作用する。イオンは、ゲート構造
２４の両側でｍｔｉｔに注入され、各ゲートエツジと隣
接したｎ＋領領域の間で小さい線状の分離が生じる。金
属エッチマスク２２によってゲートの長さより大きい間
隔を両注入領域間に与えることが可能となる。
これは、最適条件のＧａＡｓ５ＡＧ処理の重要な特性で
ある。それというのも、これら２つの大きさの差を制御
することによってのみ装置はゲートキャパシタンスと降
伏電圧対寄生直列抵抗の間のトレードオフで最適条件と
なるからである。
ｎ＋注入はエッチマスク２２によってゲート構造の領域
からマスクされ、ゲートエツジをゲート金属のプラズマ
アンダーカットによって決定された隣接したｎ＋領領域
ら分離させる。プラズマアンダーカットは、ゲートキャ
パシタンスと直列抵抗の両方に関してゲート構造を最適
化するのに十分な正確さで制御される。フォトレジスト
マスク２８は酸素プラズマで取除かれ、エッチマスク２
２は５５℃の塩酸で溶解され、残っているフォトレジス
ト残留物も取除かれる。
その後ウェーハは約３０００人あるいはその以下の誘電
カプセル３０で被覆され、２０分間約８５０℃でアニー
ルされる。カプセル層３０は、ひ素が高いアニール温度
で蒸発するので、ＧａＡＳウェーハ１１が分解しないよ
うにするためのものである。ＴｉＷ要素の原子比率によ
って層２０は異常に高い熱的安定性を有することができ
るので、チャンネルおよびイオン注入の両方に対してだ
け１回のアニール段階が必要なだけである。上述のよう
に、これによって各注入が最適に活性化し、電子移動度
がより高くなり、寄生抵抗が減少し、ま′た擾れた装置
性質が得られる。また１アニール炉、および２つの別々
のアニール処理段階の必要性がなくなり、そのため製造
価格が安くなる。誘電カプセル層３０は、化学蒸発堆積
したシリコン２酸化物＜ＳｉＣ２）、シリコン窒化物（
ＳｉＮ）、あるいはシリコン酸化窒化物（ＳｉＯＮ）の
うちのいずれかでよい。
次の段階は表面２６のオーム接触３２の組成である。
これは、２つの方法のうちいずれか１つで行われる。１
方法では、アニールカプセル［１３０はフッ化水素酸で
取除かれ、接触３２はＭ着およびはく離によって形成さ
れる。はく超段階は、エッチマスク２２の組成に関して
前述したような方法で行われる。
第６図に示されるような第２の好ましい方法では、アニ
ールカプセル！１３０はウェーハ１１に配置されたまま
であり、埋められた接触３２は、カプセル層を介してオ
ーム接触パターンを表面２６にプラズマエツチングし、
エツチングされたパターンに金属被覆を蒸着させパター
ンをはく離することによって形成される。
接触３２に対する好ましい材料は、ニッケルでめっきさ
れた金ゲルマニウム化合物の第１の層である。第１の方
法は処理が簡単であり、第２の方法は、装置が安定し完
全なゲートパッシベーションを提供するという利点を有
している。どちらかの方法で、接触３２の材料は蒸着よ
りスパッタリングによって堆積され、よりよい表面洗浄
および再現可能な接触性質が得られるという利点がある
。
どちらかの場合にも、接触３２は、好ましくは水晶ハロ
ゲンタングステンランプで１０秒間急速に４００℃に加
熱することによってＧａＡｓ表面２６に合金化される。
第７図に関して、オーム接触３２が合金化されたあと、
第１のレベルの導電性相互連結金属３４ははく離法によ
って表面１５に形成される。この金属層３４はオーム接
触３２を覆い、各ゲートフィンガーの端部で小さいゲー
トパッドに接続される。ゲート金属そのものは、抵抗が
高いので回路の相互連結には使用せず、そのため導電性
の層３４がこれに代用される。層３４に対する好ましい
材料はチタンパラジウム金合金あるいは白金金合金のい
ずれかである。
第２レベルの相互連結金属被覆を形成するために、ウェ
ーハは次に、層３６を形成するために適切な誘電材料で
被覆される。ポリイミドのような有機材料はこの誘電材
料に使用することができる。
他の誘電材料としてプラズマ堆積されたＳｉＮあるいは
５ｉＯＮのような無機材料も含まれる。接触バイアス３
８は、パターン化されたフォトレジスト層４０を介して
プラズマエツチングすることによって誘電層３６に開口
される。接触、バイアス３８によっては、第７図で示さ
れるように下方の第ルベル相互連結金属３４と相互連結
金属の第２のレベルとの間の接続が可能となる。
第２レベルの相互連結金属は、第１図に示されるように
、開口と接触を介して第ルベル金属をふさぐ方法で、堆
積され、はく離あるいはエツチングのどちらかによって
パターン化される。
別の相互連結のレベルが同じ方法で形成することができ
、所望ならば、ウェーハはスクラッチから守るために最
終誘電パッシベーション被覆をすることもできる。
ウェーハはそれから小片に分割される。
以上、特定の装置に関係して本発明の原理を前述のよう
に説明してきたが、これらの説明は例示として説明され
たものに過ぎず、この発明の目的および特許請求の範囲
に記載された本発明の技術的範囲を限定するものではな
いことを理解すべきである。
【図面の簡単な説明】
第１図は、本発明によっ製造された電界効果トランジス
タの断面図を示し、第２図乃至第７図は、本発明による
電界効果トランジスタの製造段階を示す。 １２・・・ひ化ガリウム基板、１３・・・位置決め目印
、１４・・・誘電層、１６・・・フォトレジスト層、１
７・・・ウィンドウ、２０・・・金属被覆層、２２・・
・エッチマスク、３２・・・接触。

Claims (21)

    【特許請求の範囲】
  1. （１）イオンを注入され、１乃至２０原子パーセントの
    比率のチタンと残りの原子パーセントのタングステンと
    の混合物からなる付着された金属層を有するひ化ガリウ
    ム基板をアニールし、そこに注入されたイオンを活性化
    するのに十分な温度に加熱する段階を含む電界効果トラ
    ンジスタの製造方法。
  2. （２）前記加熱段階が約８００−９５０℃の範囲の温度
    で行われる特許請求の範囲第１項記載の方法。
  3. （３）前記加熱段階が８３０℃から８５０℃の間の温度
    で行われる特許請求の範囲第２項記載の方法。
  4. （４）金属層を有し、８００−９５０℃に加熱されるこ
    とによってイオンを注入されたひ化ガリウム基板をアニ
    ールする段階を含む電界効果トランジスタの製造方法。
  5. （５）前記金属層が基板上にチタン・タングステンの混
    合物を堆積させることによつて形成される特許請求の範
    囲第４項記載の方法。
  6. （６）前記堆積段階で、１乃至２０原子パーセントチタ
    ンレベルの混合物にするように堆積を調節する特許請求
    の範囲第５項記載の方法。
  7. （７）前記形成段階で、８５０−９５０℃の温度に基板
    を加熱する特許請求の範囲第４項記載の方法。
  8. （８）前記基板が８３０℃から８５０℃の間の温度に加
    熱される特許請求の範囲第７項記載の方法。
  9. （９）ひ化ガリウム基板の１以上の領域に第１のイオン
    注入を行ない、 注入された基板上に金属層を形成し、 注入された領域の金属層にマスキング層を堆積させ、 マスクされていない金属層の部分を取除き、マスクされ
    ていない領域の第１の注入領域に自己整列した第２のイ
    オン注入を行ない、 注入された領域を活性化するために前記基板をアニール
    する段階を含む電界効果トランジスタの製造方法。
  10. （１０）前記堆積段階で、金属層上に正のフォトレジス
    ト層を配置し、金属材料でフォトレジスト層の開口領域
    をふさぎ、続いてフォトレジスト層をはく離する特許請
    求の範囲第９項記載の方法。
  11. （１１）前記金属マスキング層と前記金属層がＴ型断面
    構造を形成するように前記金属層の附随的部分を取除く
    特許請求の範囲第９項記載の方法。
  12. （１２）前記堆積段階で、マスキング層が注入領域の中
    央に位置されるように金属層上に配置される特許請求の
    範囲第９項記載の方法。
  13. （１３）前記アニール段階が８００−９５０℃の範囲の
    温度で行われる特許請求の範囲第９項記載の方法。
  14. （１４）前記温度が８３０℃から８５０℃の範囲である
    特許請求の範囲第１３項記載の方法。
  15. （１５）前記形成段階で、１−２０原子パーセントのチ
    タンの金属層を形成するために、チタンとタングステン
    の結合を行う特許請求の範囲第９項記載の方法。
  16. （１６）前記第１のイオン注入段階を行う前に酸性エッ
    チ液で基板をエッチングすることによつてひ化ガリウム
    基板の全ての表面から前記材料の部分を取除く段階を含
    む特許請求の範囲第９項記載の方法。
  17. （１７）酸性エッチ液が硫酸、過酸化水素、および水（
    Ｈ＿２ＳＯ＿４：Ｈ＿２Ｏ＿２：Ｈ＿２Ｏ）の混合液で
    ある特許請求の範囲第１６項記載の方法。
  18. （１８）前記酸・過酸化水素・水の混合液の比率が５：
    １：１である特許請求の範囲第１７項記載の方法。
  19. （１９）少なくとも各基板から５μｍの厚さの部分が除
    去される特許請求の範囲第１８項記載の方法。
  20. （２０）アニール段階を行う前に基板上にカプセル層を
    施す段階を含む特許請求の範囲第９項記載の方法。
  21. （２１）基板上の予め定められた領域のカプセル層を取
    除き、予め定められた領域に導電性材料を堆積させるこ
    とによつて注入された基板に接触を形成する段階を含む
    特許請求の範囲第１９項記載の方法。
JP61247664A 1985-10-21 1986-10-20 ＧａＡｓ電界効果トランジスタの製造方法 Expired - Lifetime JP2624656B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78952385A 1985-10-21 1985-10-21
US789523 1985-10-21

Publications (2)

Publication Number Publication Date
JPS6298780A true JPS6298780A (ja) 1987-05-08
JP2624656B2 JP2624656B2 (ja) 1997-06-25

Family

ID=25147883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61247664A Expired - Lifetime JP2624656B2 (ja) 1985-10-21 1986-10-20 ＧａＡｓ電界効果トランジスタの製造方法

Country Status (3)

Country Link
EP (1) EP0220605B1 (ja)
JP (1) JP2624656B2 (ja)
DE (1) DE3676160D1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847212A (en) * 1987-01-12 1989-07-11 Itt Gallium Arsenide Technology Center Self-aligned gate FET process using undercut etch mask
JPH01120818A (ja) * 1987-09-23 1989-05-12 Siemens Ag 低伝達抵抗オーム接触の形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152166A (en) * 1981-03-13 1982-09-20 Nec Corp Manufacture of schottky barrier gate field effect transistor
JPS57152167A (en) * 1981-03-13 1982-09-20 Nec Corp Manufacture of schottky barrier gate field effect transistor
JPS58124276A (ja) * 1982-01-20 1983-07-23 Sumitomo Electric Ind Ltd シヨツトキゲ−ト電界効果トランジスタおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60501635A (ja) * 1983-06-17 1985-09-26 ヒユ−ズ・エアクラフト・カンパニ− 自己整合ゲ−トｍｅｓｆｅｔおよびその製造方法
US4712291A (en) * 1985-06-06 1987-12-15 The United States Of America As Represented By The Secretary Of The Air Force Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs
US4711701A (en) * 1986-09-16 1987-12-08 Texas Instruments Incorporated Self-aligned transistor method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152166A (en) * 1981-03-13 1982-09-20 Nec Corp Manufacture of schottky barrier gate field effect transistor
JPS57152167A (en) * 1981-03-13 1982-09-20 Nec Corp Manufacture of schottky barrier gate field effect transistor
JPS58124276A (ja) * 1982-01-20 1983-07-23 Sumitomo Electric Ind Ltd シヨツトキゲ−ト電界効果トランジスタおよびその製造方法

Also Published As

Publication number Publication date
DE3676160D1 (de) 1991-01-24
EP0220605A3 (en) 1989-05-31
EP0220605B1 (en) 1990-12-12
JP2624656B2 (ja) 1997-06-25
EP0220605A2 (en) 1987-05-06

Similar Documents

Publication Publication Date Title
US4849376A (en) Self-aligned refractory gate process with self-limiting undercut of an implant mask
US4965218A (en) Self-aligned gate realignment employing planarizing overetch
US4745082A (en) Method of making a self-aligned MESFET using a substitutional gate with side walls
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
KR900008277B1 (ko) 전계효과 트랜지스터의 제조방법
JPS5950567A (ja) 電界効果トランジスタの製造方法
US4782032A (en) Method of making self-aligned GaAs devices having TiWNx gate/interconnect
JPS6239835B2 (ja)
EP0322243B1 (en) Process of manufacture of a gallium arsenide field effect transistor
US4746622A (en) Process for preparing a charge coupled device with charge transfer direction biasing implants
JPS62136883A (ja) 自己整合電界効果トランジスタの製造方法
KR960019602A (ko) 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
KR940007668B1 (ko) 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
US4517731A (en) Double polysilicon process for fabricating CMOS integrated circuits
US4514893A (en) Fabrication of FETs
US4523368A (en) Semiconductor devices and manufacturing methods
US5924001A (en) Ion implantation for preventing polycide void
US4090289A (en) Method of fabrication for field effect transistors (FETs) having a common channel stopper and FET channel doping with the channel stopper doping self-aligned to the dielectric isolation between FETS
US4712291A (en) Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs
JPS6298780A (ja) 自己整列したＧａＡｓデジタル集積回路の製造方法
KR0172263B1 (ko) 반도체 소자의 제조방법
JPH0766408A (ja) 半導体装置の製造方法
EP0271070A1 (en) Semiconductor device with silicide conductive layers and process of fabrication thereof
JPH063814B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term