JPS63100491A - マスクパタ−ン発生回路 - Google Patents
マスクパタ−ン発生回路Info
- Publication number
- JPS63100491A JPS63100491A JP30307286A JP30307286A JPS63100491A JP S63100491 A JPS63100491 A JP S63100491A JP 30307286 A JP30307286 A JP 30307286A JP 30307286 A JP30307286 A JP 30307286A JP S63100491 A JPS63100491 A JP S63100491A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- leading edge
- mask pattern
- trailing edge
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、ビットマツプＣＲＴ制御における転送／複写
機能金実現するメモリへのデータ書込み制御回路に関し
、特にワード境界のあるメモリに対する書込み制御のビ
ット単位のマスク回路に関する。
機能金実現するメモリへのデータ書込み制御回路に関し
、特にワード境界のあるメモリに対する書込み制御のビ
ット単位のマスク回路に関する。
従来、この種のマスクパターン発生回路は、読出専用メ
モリ（以下ＲＯＭ）に前縁／後縁のドツトアドレスと前
縁／後縁ＯＳき込み制御信号に対応したマスクパターン
を格納しておく方法が採られておシ、それらＯ前縁／後
縁ドツトアドレスおよび前縁／後縁書込み制御信号をア
ドレスとしてＲＯＭを読出し、マスクパターンを発生さ
せている。
モリ（以下ＲＯＭ）に前縁／後縁のドツトアドレスと前
縁／後縁ＯＳき込み制御信号に対応したマスクパターン
を格納しておく方法が採られておシ、それらＯ前縁／後
縁ドツトアドレスおよび前縁／後縁書込み制御信号をア
ドレスとしてＲＯＭを読出し、マスクパターンを発生さ
せている。
上述した従来のマスクパターン発生回路は、ＲＯＭを使
用していたので素子数が多く、またこの制御に必債な素
子も大規模になってしまうという欠点がある。
用していたので素子数が多く、またこの制御に必債な素
子も大規模になってしまうという欠点がある。
本発明のマスクパターン発生回路は、最初の書込みビッ
トの位置をそのビットがあるワード内でのアドレスとし
て表わした前縁ドツトアドレスおよび最後の書込みビッ
トの位ｔｘｔ−ｔｏビットがあるワード内でのアドレス
として表わした後縁ドツトアドレスに対応したマスクパ
ターンが対応するドツトアドレスを境界として上位／下
位パターンが決定されることに注目し、前縁ドツトアド
レスを解読する前縁ドツトアドレスデコーダと、該デコ
ーダの解ａｆ！５果から前縁マスクパターンを発生する
前縁マスク発生器と、後縁ドツトアドレスを解読する後
縁ドツトアドレスデコーダと、該デコーダの解読結果か
ら後縁マスクパターンを発生する後縁マスク発生器と前
縁および後味のマスクパターンの許可または禁止、およ
び合成を行なうマスクセレクタとから構成される。
トの位置をそのビットがあるワード内でのアドレスとし
て表わした前縁ドツトアドレスおよび最後の書込みビッ
トの位ｔｘｔ−ｔｏビットがあるワード内でのアドレス
として表わした後縁ドツトアドレスに対応したマスクパ
ターンが対応するドツトアドレスを境界として上位／下
位パターンが決定されることに注目し、前縁ドツトアド
レスを解読する前縁ドツトアドレスデコーダと、該デコ
ーダの解ａｆ！５果から前縁マスクパターンを発生する
前縁マスク発生器と、後縁ドツトアドレスを解読する後
縁ドツトアドレスデコーダと、該デコーダの解読結果か
ら後縁マスクパターンを発生する後縁マスク発生器と前
縁および後味のマスクパターンの許可または禁止、およ
び合成を行なうマスクセレクタとから構成される。
次に、本発明について図面を参照して説明する。
第１図を参照すると、本発明の一実施例においてマスク
パターンのビット数は１６ビツトとする。
パターンのビット数は１６ビツトとする。
レジスタｌは、前縁ドツトアドレス（以下５ＤＡ）を格
納しておく４ビツトのレジスタである。デコーダ３は、
レジスタ１から出力された４ビツトの５ＤＡ＝ｉ解読す
るデコーダである。マスクパ２−ン発生器ｓＦｉ、デコ
ーダ３の解読結果から前縁マスクパターンを発生する。
納しておく４ビツトのレジスタである。デコーダ３は、
レジスタ１から出力された４ビツトの５ＤＡ＝ｉ解読す
るデコーダである。マスクパ２−ン発生器ｓＦｉ、デコ
ーダ３の解読結果から前縁マスクパターンを発生する。
デコーダ３とマスクパターン発生器５の詳細な構成は第
２図に示され、ＳＤＡとデコーダ３、マスクパターン発
生器５の関係は第５図に示される。デコーダ３は５ＤＡ
４ビツトを解読した時、第５図のように１ビツトのみ１
０”となるパターンを出力する。ＦｂｉｔＱ〜Ｆはある
ビットより上位のビットが′″０°のときそのビットは
、＠０１となシ、そのビット自身が１００のときは、そ
のビットよシ下位のビットを全て“０°にする。このよ
うにし、ＳＤＡから前縁マスクパターンを発生する。
２図に示され、ＳＤＡとデコーダ３、マスクパターン発
生器５の関係は第５図に示される。デコーダ３は５ＤＡ
４ビツトを解読した時、第５図のように１ビツトのみ１
０”となるパターンを出力する。ＦｂｉｔＱ〜Ｆはある
ビットより上位のビットが′″０°のときそのビットは
、＠０１となシ、そのビット自身が１００のときは、そ
のビットよシ下位のビットを全て“０°にする。このよ
うにし、ＳＤＡから前縁マスクパターンを発生する。
第１図においてレジスタ７は、後縁ドツトアドレス（以
下ＥＤＡ）を格納しておく４ビツトのレジスタである。
下ＥＤＡ）を格納しておく４ビツトのレジスタである。
デコーダ９−、レジスタ７から出力された４ビツトのＥ
ＤＡｔ−解読するデコーダである。マスクパターン発生
器１１は、デコーダ９の出力結果から後縁のマスクパタ
ーンを発生する。
ＤＡｔ−解読するデコーダである。マスクパターン発生
器１１は、デコーダ９の出力結果から後縁のマスクパタ
ーンを発生する。
デコーダ９とマスクパターン発生器１１の詳細な構成は
第３図に示され、ＥＤＡとデコーダ９の関係は第６図に
示される。デコーダ９は、Ｅｌ）Ａ４ビットをｔ＠貌し
たとき第６図のように１ビツトのみ”θ″となるパター
ンを出力する。ＥｂｉｔＱ〜Ｆは、あるビットより下位
のビットが０′″のとき、そのビットは′″０”となシ
そのビット自身が＠０′″のと１５は、そのビットよシ
上位のビットを全て”０”にする。このようＫＬＥＤＡ
から後縁マスクパターンを発生する。
第３図に示され、ＥＤＡとデコーダ９の関係は第６図に
示される。デコーダ９は、Ｅｌ）Ａ４ビットをｔ＠貌し
たとき第６図のように１ビツトのみ”θ″となるパター
ンを出力する。ＥｂｉｔＱ〜Ｆは、あるビットより下位
のビットが０′″のとき、そのビットは′″０”となシ
そのビット自身が＠０′″のと１５は、そのビットよシ
上位のビットを全て”０”にする。このようＫＬＥＤＡ
から後縁マスクパターンを発生する。
第１図のマスクセレクタ１５は、前縁／後縁のマスクパ
ターンの許可、禁止、および合成をする。
ターンの許可、禁止、および合成をする。
第４図において、前縁マスクセレクタ１５−ＩＡ〜１５
−１６Ａは、前縁マスク許可信号（ＦＯＬ）が有効な時
、前縁マスクパターン（Ｆｂ ｉ ｔ ）を許可し、無
効な時県止する。また後敞マスク許可ｆ６号（ＥＵＬ）
が有効の時、後縁マスクパターン（Ｅｂｉｔ） ｔ
−許可し、無効の時、これを禁止する。
−１６Ａは、前縁マスク許可信号（ＦＯＬ）が有効な時
、前縁マスクパターン（Ｆｂ ｉ ｔ ）を許可し、無
効な時県止する。また後敞マスク許可ｆ６号（ＥＵＬ）
が有効の時、後縁マスクパターン（Ｅｂｉｔ） ｔ
−許可し、無効の時、これを禁止する。
マスク合成器１５−ＩＣ−１５−１６Ｃは、前縁マスク
パターンと後縁マスクパターンの合成をする。前縁マス
ク許可信号（ＦＯＬ）と後縁マスク許可信号（ＥＯＬ）
は、独立に動作するので第７図のように前縁／後縁マス
ク許可、前縁マスクのみ許可、後縁マスクのみ許可、前
縁／後縁マスク禁止の４つの状態で全てのマスクパター
ンを発生する。
パターンと後縁マスクパターンの合成をする。前縁マス
ク許可信号（ＦＯＬ）と後縁マスク許可信号（ＥＯＬ）
は、独立に動作するので第７図のように前縁／後縁マス
ク許可、前縁マスクのみ許可、後縁マスクのみ許可、前
縁／後縁マスク禁止の４つの状態で全てのマスクパター
ンを発生する。
次に、本発明の一実施例のうち、前縁マスク発生器５お
よび後縁マスク発生器を改良した実施例を以下に詳細に
説明する。なおここでマスクパターン発生器のアンドゲ
ート入力は、最大４人力とする。デコーダ３は、５ＤＡ
４ビツトを解読した時、第５図の前縁ドツトアドレスデ
コーダ３の出力のように１ビツトのみ＠０＠となるパタ
ーンを出力する。この出力結果を利用し、前縁マスク発
生器５は、前縁マスクパターンを発生する。このパター
ンは、５ＤＡ３〜０を１６進数で表わした時ＳＤＡがＯ
Ｍのとき前縁マスク発生器５０出力Ｌ１全て＠ｌ゛とな
り、ＳＤＡがＩＨのときの出力は、ＦｂｉｔＯが１０”
でそれ以外は、＠１”となる。このようにしてＳＤＡが
ＦＭの時の１出力は、ＦｂｉｔＦが１１″″でそれ以外
が＠θ″というパターンになる。この様子は第５図に示
される。
よび後縁マスク発生器を改良した実施例を以下に詳細に
説明する。なおここでマスクパターン発生器のアンドゲ
ート入力は、最大４人力とする。デコーダ３は、５ＤＡ
４ビツトを解読した時、第５図の前縁ドツトアドレスデ
コーダ３の出力のように１ビツトのみ＠０＠となるパタ
ーンを出力する。この出力結果を利用し、前縁マスク発
生器５は、前縁マスクパターンを発生する。このパター
ンは、５ＤＡ３〜０を１６進数で表わした時ＳＤＡがＯ
Ｍのとき前縁マスク発生器５０出力Ｌ１全て＠ｌ゛とな
り、ＳＤＡがＩＨのときの出力は、ＦｂｉｔＯが１０”
でそれ以外は、＠１”となる。このようにしてＳＤＡが
ＦＭの時の１出力は、ＦｂｉｔＦが１１″″でそれ以外
が＠θ″というパターンになる。この様子は第５図に示
される。
ζこでアンドゲートは第８図のように多入力ゲートを使
用し、最大でも３段にしかならない。
用し、最大でも３段にしかならない。
第１図においてレジスタ７は、後縁ドツトアトＬ／ス（
ＥＤＡ）を格納しておく４ビツトのレジスタである。デ
コーダ９は、レジスタ７から出力された４ビツトのＥＤ
Ａを解読するデコーダである。
ＥＤＡ）を格納しておく４ビツトのレジスタである。デ
コーダ９は、レジスタ７から出力された４ビツトのＥＤ
Ａを解読するデコーダである。
デコーダ７と後縁マスク発生器１１の詳細な構成は第９
図に示されている。ＥＤＡとデコーダ７、後縁マスク発
生器のアンドゲートの入力は、最大４人力とする。デコ
ーダ７は、ＥＤＡ４ビットを解読したとき、第６図の後
縁ドツトアドレスデコーダ出力のように、１ビツトのみ
＠０”となるパターンを出力する。仁の出力結果を利用
し、後縁ｉスク発生器１１は、後縁マスクパターンを発
生する。このパターンは、ＥＤＡ３ＳＯを１６進数で表
わしたとき、ＥＤＡからＦＨＯとき後縁マスク発生器１
１の出力は、全て”ｌ”となり、ＥＤＡがＥＨのときの
出力は、ＥｂｉｔＦが”Ｏ”でそれ以外は、全て＠ｌ”
となる。このようにして、Ｅ Ｄ Ａ：ＯＥ Ｏ＋４Ｏ
Ｎ＃Ｏ出カバ、Ｅｂ ｌ ｔ Ｏカ” １ ”’ Ｔそ
れ以外が１０“というパターンになる。この様子は第６
図に示される。こζでＡＮＤゲートは第９図のように多
入力ゲートを使用し、最大でも３段にしかならない。
図に示されている。ＥＤＡとデコーダ７、後縁マスク発
生器のアンドゲートの入力は、最大４人力とする。デコ
ーダ７は、ＥＤＡ４ビットを解読したとき、第６図の後
縁ドツトアドレスデコーダ出力のように、１ビツトのみ
＠０”となるパターンを出力する。仁の出力結果を利用
し、後縁ｉスク発生器１１は、後縁マスクパターンを発
生する。このパターンは、ＥＤＡ３ＳＯを１６進数で表
わしたとき、ＥＤＡからＦＨＯとき後縁マスク発生器１
１の出力は、全て”ｌ”となり、ＥＤＡがＥＨのときの
出力は、ＥｂｉｔＦが”Ｏ”でそれ以外は、全て＠ｌ”
となる。このようにして、Ｅ Ｄ Ａ：ＯＥ Ｏ＋４Ｏ
Ｎ＃Ｏ出カバ、Ｅｂ ｌ ｔ Ｏカ” １ ”’ Ｔそ
れ以外が１０“というパターンになる。この様子は第６
図に示される。こζでＡＮＤゲートは第９図のように多
入力ゲートを使用し、最大でも３段にしかならない。
第１図のマスクセレクタ１５は、前縁／後縁のマスクパ
ターンの許可、禁止および合成をする。
ターンの許可、禁止および合成をする。
第４図において前縁マスクセレクタ１５−ＩＡ〜１５−
１６Ａは、前縁マスク許可信号（ＦＯＬ）が有効な時、
前縁マスクパターン（Ｆｂｉｔ） を許可し、無効な時
禁止する。また、後縁マスク許可信号（］！；ＯＬ）が
有効の時、後縁マスクパターン（Ｅｂｔｔ）を許可し、
無効の時、これを禁止する。
１６Ａは、前縁マスク許可信号（ＦＯＬ）が有効な時、
前縁マスクパターン（Ｆｂｉｔ） を許可し、無効な時
禁止する。また、後縁マスク許可信号（］！；ＯＬ）が
有効の時、後縁マスクパターン（Ｅｂｔｔ）を許可し、
無効の時、これを禁止する。
マスク合成器１５−ＩＣへ１５−１６ｃは、前縁マスク
パターンと後縁マスクパターンの合成をする。前縁マス
ク許可信号（ＦＯＬ）と後縁マスク許可信号（ＥＯＬ）
は独立に動作するので第７図のように前縁／後縁マスク
許可、前縁マスクのみ許可、後縁マスクのみ許可、前縁
／後縁マスク禁止の４つの状態で全てのマスクパターン
を発生する。
パターンと後縁マスクパターンの合成をする。前縁マス
ク許可信号（ＦＯＬ）と後縁マスク許可信号（ＥＯＬ）
は独立に動作するので第７図のように前縁／後縁マスク
許可、前縁マスクのみ許可、後縁マスクのみ許可、前縁
／後縁マスク禁止の４つの状態で全てのマスクパターン
を発生する。
このように前縁、後縁マスク発生器を構成しているアン
ドゲートの接続を変えることによシマスフパターンか確
定する時間が短かくなる。
ドゲートの接続を変えることによシマスフパターンか確
定する時間が短かくなる。
以上説明したように本発明は、論理ゲートにより前縁、
後縁のマスクパターンを発生させることくよ）、小規模
の論理素子でマスクパターンを発生できるという効果が
ある。
後縁のマスクパターンを発生させることくよ）、小規模
の論理素子でマスクパターンを発生できるという効果が
ある。
第１図は、本発明の一実施例を示す図、第２図は、第１
図の前縁ドツトアドレスデコーダ３および前縁マスク発
生器５の詳細な構成を示す図、第３図は、第１図の後縁
ドツトアドレスデコーダ４および後縁マスク発注器１１
４０詳細な構成を示す図、第４図は、第１図のｉスフセ
レクタ１５の詳細な１１１！成を示す図、第５図は、前
縁マスクパターンと前縁ドツトアドレスデコーダ３およ
び、前縁マスクパターンの関係を説明するための図、第
６図は、後縁ドツトアドレスを後縁ドツトアドレスデコ
ーダ９および後縁マスクパターンの関係を説明するため
の図、および第７図は、ワード内でのマスクパターンの
発生の様子を示す図、第８図は第２図の構成の変形例を
示す図および、第９図は第３図の構成の変形例金示す図
である。 図中において、１・・・・・・レジスタ、２・・・・・
・前縁ド、ドアドレス、３・・・・・・前縁ドツトアド
レスデコーダ、３−１．３−２・・・・−・デコーダ、
３−３・・・・・・インバータ、４・・・・・・前縁ド
ツトアドレスデコード出力、５・・・・・・前縁マスク
発生器１５−１〜５−１４・・・・・・マスクパターン
発生器、６・°・・−・前縁マスクパターン、７・・・
・・・レジスタ、８・・・・・・後縁ドツトアドレス、
９・・・・・・後縁ドツトアドレスデコーダ、９−１．
９−２・・・・・・デコーダ、９−３・・・・・・イン
バータ、１０・・・・・・後縁ドツトアドレスデコーダ
、１１・−・・・・稜縁マスク発止器、１１−１〜１１
−１４・・・・・・マスクパターン発生器、１２・・川
・俊縁マスクパターン、１３・・・・・・前縁マスク許
可信号（ＦＯＬ）、１４・・・・・・後はマスク許可信
号（ＥＯＬ）、１５°°。 パ・マスクセレクタ、１５−ＩＡ〜１５−１６Ａ・・パ
°°繭縁マスクセレクタ、１５−ＩＢ〜１５−１６Ｂ・
・・・・・稜縁マスクセレクタ、１５−ＩＣへ１５−１
６Ｃ・・・・・・−ｖｘりｏ成ａ、１６・・・・・・マ
スクパターン出力を示す。 第２図 ｌ−÷−ＦｂｌｔＦ 第３凹 第４図 第ｇ図 第ｑ図
図の前縁ドツトアドレスデコーダ３および前縁マスク発
生器５の詳細な構成を示す図、第３図は、第１図の後縁
ドツトアドレスデコーダ４および後縁マスク発注器１１
４０詳細な構成を示す図、第４図は、第１図のｉスフセ
レクタ１５の詳細な１１１！成を示す図、第５図は、前
縁マスクパターンと前縁ドツトアドレスデコーダ３およ
び、前縁マスクパターンの関係を説明するための図、第
６図は、後縁ドツトアドレスを後縁ドツトアドレスデコ
ーダ９および後縁マスクパターンの関係を説明するため
の図、および第７図は、ワード内でのマスクパターンの
発生の様子を示す図、第８図は第２図の構成の変形例を
示す図および、第９図は第３図の構成の変形例金示す図
である。 図中において、１・・・・・・レジスタ、２・・・・・
・前縁ド、ドアドレス、３・・・・・・前縁ドツトアド
レスデコーダ、３−１．３−２・・・・−・デコーダ、
３−３・・・・・・インバータ、４・・・・・・前縁ド
ツトアドレスデコード出力、５・・・・・・前縁マスク
発生器１５−１〜５−１４・・・・・・マスクパターン
発生器、６・°・・−・前縁マスクパターン、７・・・
・・・レジスタ、８・・・・・・後縁ドツトアドレス、
９・・・・・・後縁ドツトアドレスデコーダ、９−１．
９−２・・・・・・デコーダ、９−３・・・・・・イン
バータ、１０・・・・・・後縁ドツトアドレスデコーダ
、１１・−・・・・稜縁マスク発止器、１１−１〜１１
−１４・・・・・・マスクパターン発生器、１２・・川
・俊縁マスクパターン、１３・・・・・・前縁マスク許
可信号（ＦＯＬ）、１４・・・・・・後はマスク許可信
号（ＥＯＬ）、１５°°。 パ・マスクセレクタ、１５−ＩＡ〜１５−１６Ａ・・パ
°°繭縁マスクセレクタ、１５−ＩＢ〜１５−１６Ｂ・
・・・・・稜縁マスクセレクタ、１５−ＩＣへ１５−１
６Ｃ・・・・・・−ｖｘりｏ成ａ、１６・・・・・・マ
スクパターン出力を示す。 第２図 ｌ−÷−ＦｂｌｔＦ 第３凹 第４図 第ｇ図 第ｑ図
Claims (1)
- 【特許請求の範囲】 ＣＲＴ制御装置におけるマスクパターン発生回路であっ
て、 前縁ドットアドレスを解読する前縁ドットアドレス解読
手段と、 この解読手段の出力結果から前縁マスクパターンを発生
する前縁マスク発生手段と、 後縁ドットアドレスを解読する後縁ドットアドレス解読
手段と、 該解読手段の出力結果から後縁マスクパターンを発生す
る後縁マスク発生手段と、 前縁および後縁のマスクパターンの許可または禁止、お
よび合成を行なうマスク選択手段とを含むことを特徴と
するマスクパターン発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-152051 | 1986-06-27 | ||
| JP15205186 | 1986-06-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63100491A true JPS63100491A (ja) | 1988-05-02 |
Family
ID=15531974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30307286A Pending JPS63100491A (ja) | 1986-06-27 | 1986-12-19 | マスクパタ−ン発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63100491A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952290A (ja) * | 1982-09-20 | 1984-03-26 | 株式会社東芝 | ビデオｒａｍ書込み制御装置 |
-
1986
- 1986-12-19 JP JP30307286A patent/JPS63100491A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952290A (ja) * | 1982-09-20 | 1984-03-26 | 株式会社東芝 | ビデオｒａｍ書込み制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4513389A (en) | ROM security circuit | |
| GB1579176A (en) | Display system signal generators | |
| GB2023974A (en) | Digital mos processor | |
| US4394735A (en) | Data processor controlled by microprograms | |
| JPS63100491A (ja) | マスクパタ−ン発生回路 | |
| Davidson | Reply to Letters by Merges and Jordan | |
| Ostapko | A mapping and memory chip hardware which provides symmetric reading/writing of horizontal and vertical lines | |
| JPS63269194A (ja) | 文字パタ−ン合成装置 | |
| JP3920002B2 (ja) | メモリバンク制御方法 | |
| JPS642177Y2 (ja) | ||
| JPH0795346B2 (ja) | 画像処理装置 | |
| JPS63101927A (ja) | 合成画面表示機能を有する表示・印刷装置 | |
| JPH0276756A (ja) | 印刷制御装置 | |
| JPH011075A (ja) | 画像処理装置 | |
| JPS58126585A (ja) | グラフイツクデイスプレイの選択的消去回路 | |
| JPH0528050A (ja) | メモリ−ｉｃカードのコピープロテクト方法及び回路 | |
| JPH04102147A (ja) | アクセス制御回路 | |
| JPH0516451A (ja) | プリンタ | |
| JPS60256191A (ja) | 表示装置 | |
| JPH06197212A (ja) | 画像処理装置 | |
| JPS5827191A (ja) | キヤラクタ表示装置 | |
| JPS58210757A (ja) | Ｏｃｒフアクシミリ装置 | |
| JPH01294055A (ja) | プリンタ印字補正方法 | |
| JPH02309418A (ja) | 大規模集積回路 | |
| JPS58123590A (ja) | 作譜装置 |