JPS6310195A - 発光素子ダイナミツク点灯制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は各種電気電子機器などにおいて各種モードの設
定状態等を表示するため使用されている複数の発光素子
点灯制御を行う発光素子ダイナミック点灯制御装置に関
するものである。

従来の技術 以下、発光素子の一例としてＬＥＤを用いたＬＥＤダイ
ナミック点灯制御装置を例にとって説明を行う。

従来のＬＥＤダイナミック点灯制御装置では１系統の列
走査回路と走査に同期して出力制御される桁出力駆動回
路を１系統で構成するものが一般的であった。

以下、図面を参照しながら上述したような従来のＬＥＤ
ダイナミック点灯制御装置について説明を行う。

第４図は従来のＬＥＤダイナミック点灯制御装置の回路
例を示すものである。第４図において、　　′１はＬＥ
Ｄを点灯制御するマイクロプロセッサ回路、２は抵抗、
３はＬＥＤマトリックス、４はクロック回路、５は列走
査駆動トランジスタ、６はマイクロプロセッサ回路ｌへ
の外部割込源であリ、１のマイクロプロセッサ回路１は
１−ａｏの桁出力駆動回路と列走査回路７をクロック回
路４から出力されるクロックの立ち上がり時を用いて同
期をとって割込制御している。

第５図は第４図の回路の各部の動作波形を示すタイムチ
ャートである。第５図において、１０はｎ列目すなわち
最終列目のＬＥＤ点灯状態を示しており、次に２１で示
すところのクロック立ち上がりを受信して、上記第４図
に示した桁出力１−ａｏを１列目のＬＥＤ点灯パターン
に切り替え、同時に上記第４図の列走査出力Ｈ７をＱ＜
ｎ−１）からＱＯへ切り替えて１１にて示す１列目のＬ
ＥＤ点灯となる。更に２２で示すクロック立ち上がりに
対し同様の手順で、１２で示すところの２列目のＬＥＤ
点灯を行い、以下順次３列目（１３）、４列目（１４）
・・・と走査点灯していく。

発明が解決しようとする問題点 ところで、上記のように動作中に外部割込源６の割込が
発生し、それに従ってマイクロプロセッサ回路１がし１
時間にわたって外部割込処理を行うと、その間にクロッ
ク立ち上がり２４の受信が行われても、それに対応した
ＬＥＤ点灯の処理は２５の時点まで待たされることとな
る。その結果、１２で示すところの２列目のＬＥＤの点
灯時間は長（なり、１３で示すところの３列目のＬＥＤ
の点灯時間は短（なり、ＬＥＤがちらつくという不具合
を生じる。

このように、従来の装置では割込処理とＬＥＤダイナミ
ック点灯を並行処理することが困難であった。

本発明は、上記従来技術に鑑みてなされたもので、ＬＥ
Ｄマトリックスの駆動回路に対して些少のハードウェア
の追加だけで複数割込を並行処理し得る発光素子ダイナ
ミック点灯制御装置を提供するものである。

問題点を解決するための手段 そこで、本発明の発光素子ダイナミック点灯制御装置は
、マトリックス配線された発光素子の各行の端子へ接続
される複数の出力ボートを２つのグループに分け、各列
のそれぞれの発光素子の点灯・非点灯をつかさどる信号
を前記２つのグループに対して交互に、しかもその印加
時間をオーバーラツプさせて出力すると共に、動作列選
択手段を用いクロックに同期して発光素子の複数の列の
うちの動作させる列を選択してなる。

作用 外部からの割込信号に伴い、その割込処理のために出力
ボートへ出力している。信号の切り替え時間が遅れても
、クロックに同期して発光素子の複数の列のうちの動作
列を選択する動作列選択手段によって強制的に動作させ
る発光素子の列が切り替えられるため、発光素子の発光
時間には影響は及ばない。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。なお、実施例は発光素子としてＬＥＤを用いた
ＬＥＤダイナミック点灯制御装置である。

第１図は本発明の一実施例のＬＥＤダイナミック点灯制
御装置の回路である。１はマイクロプロセッサ回路、２
は抵抗、３はＬＥＤマトリックス、４はクロック回路、
５は列走査駆動トランジスタ、６は外部割込源、７は列
走査用デコーダ付カウンタ（ジョンソンカウンタ）、８
はカウンタのリセットゲート回路であり、マイクロプロ
セッサ回路１は列走査回路の奇数列の各行に配設された
ＬＥＤのそれぞれの点灯・非点灯をつかさどる信号の出
力を行う駆動回路１−ａと偶数列の各行に配線されｔ、
−Ｌ　Ｅ　Ｄのそれぞれの点灯・非点灯をつかさどる信
号の出力を行う駆動回路１−ｂを有し、クロック回路４
から出力されるクロックの立ち上がりに同期して交互に
その出力が切り替えられる。しかも、ＬＥＤの１列目へ
の信号と２列目への信号、２列目への信号と３列目の信
号は互いにオーバーラツプさせて出力印加する。

第２図は第１図の回路の各部の動作波形を示すタイムチ
ャートであり、図中のハツチングは点灯しているＬＥＤ
の列番号と点灯期間を示している。なお、Ｌ（１）、Ｌ
（２）、＝Ｌ（ｎ）はそれぞれ１列目ＬＥＤ、２列目Ｌ
ＥＤ、　　・・・ｎ列目ＬＥＤを示している。第２図の
３０で示す期間では奇数列桁出力１−ａには１列目の各
行に配線されたＬＥＤのそれぞれの点灯パターン、すな
わち点灯させるか否かを表す信号が、また偶数列桁出力
１−ｂにはｎ列目（−ｎは偶数）の各行に配線されたＬ
ＥＤのそれぞれ点灯パターンが出力されており、その時
列走査回路に（ｎ−１）列目が選択出力されているので
ｎ列目のＬＥＤが点灯可能となる。そこに４１のクロッ
ク立ち上がり受信されると第１図のカウンタ７は１列目
の列走査を選択し、１列目ＬＥＤの点灯に切り替わる。

同一時に第１図のマイクロプロセッサ回路ｌは偶数タト
桁出力１−ｂに２列目のＬＥＤ点灯パターンを先行して
出力させる。次のクロック立ち上がり４２が受信される
と第１図のカウンタ７は２列目のしＥＤ点灯に切り替わ
り、続いて奇数列桁出力１−ａは３列目のＬＥＤ点灯パ
ターンを先行して出力する。

以下、同様にして第２図の３０．３１，３２゜・・・の
走査点灯を実行する。以上のような動作中に外部割込源
６の割込が発生し、それに従ってマイクロプロセッサ回
路ｌがｔ２時間にわたって割込処理を実行すると４３の
時点でのクロック立ち上がりに対する偶数列桁出力１−
ｂは４６の時点まで遅延されるが、この時点では偶数列
のＬＥＤは選択されておらず、次のクロック立ち上がり
４４を受信した後に点灯を開始するので、この遅延は点
灯周期になんら影響を与えない。従って奇　　・数列と
偶数列の桁出力の切り替えはクロック周期内であれば必
ずしもクロック立ち上がり受信直後でなくても良（、列
走査の切り替えもカウンタにより完全にクロックと周期
して実行されるために他の割込処理を並行処理できるこ
ととなる。

第３図はクロック出力ボートを有する１チツプマイクロ
プロセツサを使用した本発明の別の実施例の回路図であ
る。第３図は回路ではクロック源として１チツプマイク
ロプロセツサ内蔵のクロック出力ボートを流用している
。

以上のように本実施例によれば、ＬＥＤをダイナミック
点灯しつつ、他の割込処理を実行可能なマイクロコンピ
ュータシステムが低コストで実現できる。

発明の効果 以上のように本発明は、小規模ながら多重割込などの複
雑な処理を要求される装置において上記割込処理と、発
光素子のダイナミック点灯とを並行処理するこ゛とを低
コストにて実現可能にした点で、近年の１チツプマイク
ロプロセツサの高機能化と相まって、その実用的効果は
大なるものがある。

【図面の簡単な説明】

第１図は本発明の一実施例の発光素子ダイナミック点灯
制御装置の回路図、第２図は第１図における各部の動作
タイムチャート図、第３図は本発明の他の実施例を示す
回路図、第４図は従来の発光素子ダイナミック点灯制御
装置の回路図、第５図は第４図における各部の動作タイ
ムチャート図である。 １・・・・マイクロプロセッサ回路 １−ａ・・・・（奇数列桁出力）駆動回路１−ｂ・・・
・（偶数列桁出力）駆動回路２・・・・抵　抗 ３・・・・ＬＥＤマトリックス ４・・・・クロック回路 ５・・・・列走査駆動トランジスタ ６・・・・外部割込源 ７・・・・列走査用デコーダ付カウンタ８・・・・リセ
ットゲート回路

Claims (1)

【特許請求の範囲】
1. 一定周期のクロックを発生するクロック発生回路と、マ
   トリックス配線された発光素子の各行の端子へ接続され
   る複数の出力ポートと割込端子を備え、且つ前記複数の
   出力ポートを２つのグループに分け前記クロック発生回
   路より発生されるクロックに同期して各列の各々の発光
   素子の点灯・非点灯をつかさどる信号を前記２つのグル
   ープに対して交互に、しかもその信号の印加時間をオー
   バーラップさせて前記出力ポートへ出力するマイクロプ
   ロセッサ回路と、前記クロックに同期して発光素子の複
   数の列のうちの動作させる列を選択する動作列選択手段
   とを備えてなる発光素子ダイナミック点灯制御装置。