JPS63101975A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分腎］ 本発明は画像処理装置、詳しくは入力された画像データ
を変形する画像処理装置に関するものである。

［従来の技術］ 従来のこの種の装置での図形変換、例えば原画像に対す
る回転処理は、第９図（ａ）に示す原画像９００から第
９図（ｂ）に示す画像９０１の様に２次元回転するもの
が殆どであった。即ち、第９図（ｂ）の画像９０１にお
いては一定回転角度、一定倍率で処理するための構成の
み備えていた。

［発明が解決しようとする問題点］ 従って、例えば第６図（ａ）に示す原画像６０を第６図
（ｂ）に示す回転後の画像（以下、出力画像という）６
２の様に線分６１を基準釉にしての遠近図法的に３次元
回転処理することは不可能であるか、或いは複雑な計算
をしなければならないために、処理スピードが低下する
ものであった。例えば、出力画像を形成するときに、そ
の画像を表示用のビデオＲＡＭ等に１画素データ毎に展
開位置を計算していったのでは全画像を形成するまでに
極端に長い時間が費やされることになるわけである。

更にまた、ハードウェアにて実現する場合には規模が大
きくなり過ぎてしまい、コスト高を免れないという問題
があった。

本発明は上記従来技術に鑑みなされたものであって、簡
単な構成で、且つ高速に画像の変形処理することを可能
にする画像処理装置を提供することにある。

［問題点を解決するための手段］ この問題を解決するために本発明は以下に示す様な構成
から成る。

すなわち、原画像の画素データを少なくとも１ライン分
格納する第１の画像格納部と、該第１の画像格納部に対
して前記画素データを読込むために主走査方向にアドレ
スを発生する第１のアドレス発生手段と、該第１のアド
レス発生手段により発生するアドレスの開始位置と走査
間隔を設定する第１の設定手段と、出力画像データを格
納する第２の画像格納部と、前記第１のアドレス発生手
段でもって読出した画素データを該第２の画像格納部に
格納するために主走査方向にアドレスを発生する第２の
アドレス発生手段と、該第２のアドレス開始位置を設定
する第２の設定手段とを備える。

［作用］ かかる本発明の構成において、第１の画像格納部に格納
された画像を第１の設定手段で設定された走査開始位音
と走査間隔で第１のアドレス発生手段から発生するアド
レスでもって画像データを読取り、読取た画像データを
第２の設定手段により設定された位置から第２のアドレ
ス発生手段から発生するアドレスでもって第２の画像格
納部に格納していって、変形画像を形成するものである
。

し実施例〕 以下、添付図面に従って、本発明に係る実施例を詳細に
説明する。

尚、本実施例においては、人力画像から出力画像を形成
するときに、その図形変換の一例として遠近図法的３次
元回転処理に応用した例を説明する。

［回転処理の概要（第４図（ａ）、（ｂ）。

第５図（ａ）、（ｂ））］ さて、本実施例では入力した原画像からラスタ順序に読
み取られる２次元デジタル画像を出力画像形成時に、そ
の主走査方向のアドレスの傾きは一定で、同じ倍率（画
素密度一定）で、ラスタ毎に徐々に変化していく回転、
即ち遠近図法的な３次元の回転処理を近似するものであ
る。この遠近図法的な立体回転にはいろいろあるが、本
実施例では第４図（ａ）に示す原画像４０の線分４１を
回転軸として、辺４２を線分４１より後方（紙面裏方向
）に回転、即ち、第４図（ｂ）に示す様な出力画像４３
を得る回転処理について説明する。

−敗に２次元の表示装置において、遠近図法的な３次元
の回転処理は、例えばＺ軸の回りの回転（回転角をθと
する）を考えると、 （Ｘ’　、Ｙ”、Ｚ’、ｌ） というマトリクス式で定義される。次に２次元の表示装
置に表示するために投影のための投資変換を行なう必要
がある。また、出力画像４３を得るための処理を説明す
るために本実施例においては第５図（ａ）、（ｂ）を用
意した。そして、同図（ａ）に示す原画像５００が出力
画像（第５図（ｂ））５ｏｉを形成するまでを説明する
が、先に示した回転角θ、及び遠近図法的な回転を行う
領域の範囲等の初期条件は全て設定しであるものとして
説明する。

［基本構成の説明（第１図）］ さて、第５図（ａ）、（ｂ）に示した様に入力画像５０
０を出力画像５０１の様に、遠近図法的に立体回転する
場合を再び考えてみる。

この場合、出力画像５０１の主走査方向（Ｘ＠方向）及
び副走査方向（Ｙ軸方向）の格子の間隔が入力画像５０
０に対して変化しているのがわかる。具体的に言うと、
人力画像５００のラスタ５７は出力画像５０１のラスタ
５６に対応しているのだが、ラスタ５６の主走査方向の
長さが、ラスタ５７に比べて短くなっていて、以下徐々
に出力画像５０１側のラスタの長さが長くなり、最後に
は入力画像のそれと等しい長さになっている（条件１と
いう）。更に、出力画像５０１の副走査の間隔も下側よ
りも上に行くに従って徐々にその間隔が短くなっている
（条件２という）のがわかる。つまり、これらの２つの
条件要素により、遠近図法的な立体回転が処理が達成さ
れるわけである。

上述した条件１を達成するためには、入力画像５００の
主走査方向にアドレスして画素データを読み込むとき、
その読み込む画素間隔を例えば１つおきに読み込むと、
結局人力画像のラスタ（主走査）方向で、半分の画素デ
ータを読み込むことになる。これを出力画像を格納する
メモリに順次格納していくと、半分の長さの画像ができ
ることになる。従って各ラスタ毎に入力画像に対する読
取り画素間隔を徐々に小さくしていくと、末広がりの画
像が形成されることになる。

また、条件２を達成するには、入力画像５００から画素
データの読取るときの副走査間隔を徐々に小さくすれば
達成できることはわかるであろう。

更に、この様にして読み込まれた画素データを展開する
とき、その展開開始位置を設定することも必要である。

第１図は、これらの処理内容を実現するための基本構成
図である。

図中、１００は人力画像を格納するための入力画像バッ
ファメモリである。１０１は入力画像バッファメモリ１
００内に格納された画素データを読取るためのアドレス
を発生する読取りアドレス発生回路であり、設定された
間隔でアドレスを走査１００ａ方向に発生するものであ
る。また、１０２は回転等の処理後の画像データを格納
するための出力画像バッファメモリであって、例えばこ
れが表示装置へのビデオＲＡＭであっても良いし、印刷
装置に出力するための出力画像メモリであったりしても
良い。１０３は読取りアドレス発生回路１０１により読
み取られた画素データを出力画像バッファメモリ１０２
に書込むためのアドレスを、走査１０２ａに示す様に発
生する書込みアドレス発生回路であり、設定された位置
から順にアドレスを発生するものである。また、１０４
及び１０５はアドレスバスであり、１０６は画素データ
用のデータバスである。尚、これら読取りアドレス発生
回路１０１及び書込みアドレス発生回路１０３の詳細に
ついては後述する。

さて、この様な構成からなる水装置において、先ず前処
理として出力画像５０１のラスタの開始画素５０の様に
各ラスタ毎のアドレス佐賀を設定し、入力画像５００に
対する出力画像５０１の各ラスタ方向（主走査方向）の
縮小率を求める。

［書き込みアドレス発生の説明（第２図）コこの様にし
て求めた縮小率でもって出力画像のラスタ方向のアドレ
スを発生（このアドレスは出力画像バッファメモリ１０
３に出力される）する原理を説明する。

第２図は、書込みアドレス発生回路１０３の内部構成図
である。

メモリ２０には、前処理で演算された値、すなわち画像
の各ラスタ毎の格納開始位置情報が蓄えられていて、カ
ウントレジスタ２１は初期値が与えられると画素同期信
号が入ってくる毎に１つインクリメントされるように構
成されているレジスタである。またレジスタ２２は値が
セットされると、次の値がセットされるまで値を覚えて
いるレジスタである。

この回路で、第５図（ｂ）のラスタ５６のパスを求める
ための勃作を説明する。

まず、メモリ２０に副走査同期信号が入ることによって
ラスタ５６の開始画素５０のＸ、Ｙアドレスが読み出さ
れ、それぞれＸアドレスがカウントレジスタ２１に、Ｙ
アドレスがレジスタ２２にセットされる。その後、画素
同期信号が入ってくるたびにカウントレジスタ２１にセ
ットされているＸアドレスが１づつインクリメントされ
て、信号線２３として出力される。またＹアドレスはセ
ットされた値と同じ値が信号線２４から出力される。こ
れらの処理を終了画素５１のアドレスになるまで繰返す
ことによって、ラスタ５６上にある出力画素のアドレス
を求めることができる。同様に１ラインのラスタスキャ
ンが終了すると、次のラスク開始位舒がメモリ２０より
読出され、Ｘ座標がカウントレジスタ２１に、Ｙ座標が
レジスタ２２にそれぞれセットされる。以後、同様の処
理を繰返すことになる。この書込みアドレス発生回路１
０３はカラ〉・トレジスタ２１とレジスタ２２とメモリ
２０だけで構成されているため、回路コストの低下と、
レジスタの内容を更新するのは副走査同期信号によるも
のだけであるため、充分に早いスピードを得ることがで
きる。

［読み込みアドレス発生の説明（第３図）コ次に入力画
像バッファメモリ１０１から画素データの読み込むため
のアドレスを発生する読取リアドレス発生回路１０１（
第３図）について説明する。

図中、３０はメモリであって、第２図中のメモリ２０と
同じ機能を持つもので、前処理で演算された出力画像の
各ラスク毎の縮小率が蓄えられている。また３１．３３
．３４は次の値がセットされるまでは値を保持している
レジスタであり、３２は加算器である。これら、レジス
タ中でレジスタ３３は画素同期信号に同期して、増分レ
ジスタ３１の値が加算器３２によって次々と足し込まれ
ていく構成になっている。

具体的な動作を以下に説明する。

入力画像バッファメモリ１００に画像が格納されると、
メモリ３０内に記憶された縮小率の逆数を増分値レジス
タ３１に格納すると共に、人力画像バッファメモリ１０
０に対してスキャンの開始位買である、Ｘ、Ｙ座標をそ
れぞれレジスタ３３及びレジスタ３４に格納する。

以下、画素同期信号（主走査同期信号）か入力される度
に増分値レジスタ３１にセットされた値とレジスタ３３
内に格納された値とが加算器３２で加算され、その加算
された整数部分がＸアドレスとなって信号線３５に出力
される。尚−、レジスタ３４からは少なくとも１ラスタ
中には常に同じ値がＹアドレスとして信号線３６に出力
されるものである。

例えば、縮小率が“Ｏ，Ｓ”　（出力画像の横方向のテ
スク１本の長さが人力画像のそれの半分となる）のとき
には、増分値レジスタ３１には縮小率の逆数、すなわち
“°２”（・、・　１／　（０，５）−２）が格納され
る。そして、読み取り開始アドレスのＸ、　Ｙの座標を
共に“°Ｏ°°とすると、結局レジスタ３３から信号線
３５に出力されるＸアドレスは０゜２．４，６．・・・
と１つおぎになる。尚、この場合レジスタ３４から出力
される値（Ｙアドレス）は“０”である。そして、これ
ら信号線３５．３６は入力画像バッファメモリ１００に
出力されることになる。

この様にして設定された間隔でアドレスを発生すること
により、縮小率に相当する画素数分の画素が読出される
ことになる。尚、以降のラスク毎のアドレスを発生する
ときの、そのＹ方向の読み取り開始位音もメモリ３０に
されるが、そのＹ方向のアドレス開始位音の間隔を例え
ば１５．１４．１３゜１２、・・・、２．１とすること
により、出力画像の副走査方向の間隔が上から下方向に
いくに従って徐々に広くなり、最後には、入力画像のそ
れと略同じ間隔になる。

尚、この読込みアドレス発生回路は加算器とレジスタだ
けで構成されているため、第２図に示した書み込みアド
レス発生回路と同様に回路コストの低下と充分に早いス
ピードを得ることがでとる。

［画像の立体回転処理の説明］ さて、以上の説明した書き込みアドレス発生回路１０３
と読み取りアドレス発生回路１０１とを組合わせると本
実施例の目的である、遠近図法的な回転処理された画像
を形成することができることになる。

以下に、その説明をする。

先に説明した第２図の読み込みアドレス発生回路から画
素同期信号に同期して出力されるアドレスでもって指定
された画素データを入力画像バッファメモリ１０１より
読み込むと共に、第３図に示した書き込みアドレス発生
回路で同様に画素同期信号に同期して発生するアドレス
でもって、出力画像バッファメモリに読み込まれた画素
データを書込む。

従って入力画像バッフアメそり１０１内から読み出され
るラスク毎の画素数は、その縮小率が−　　゛１°゛以
下のとき、出力画像バッファメモリ１０３に書込むとき
に発生するアドレス数より少なくなる。その結果、ラス
ク方向に縮小された画像が出力画像バッファメモリ１０
３に順次書込まれていくことにより、第５図（ｂ）に示
す様な出力画像５０１が形成されるわけである。

尚、上述した例で、メモリ２０及びメモリ３０に格納さ
れたアドレス間隔、及び書込み開始位置はソフトウェア
的に、あるいはハードウェア的に演算して求めるものと
する。

以上述べた構成により、ラスク順次で入力される画像デ
ータを遠近図法的に回転させた画像に変換できるが、縮
小率及びその出力画像を形成するときの書込み開始位置
のみを計算し、レジスタに格納すれば、後はハードウェ
アでもって変換処理されるため、その処理速度は高速に
なる。尚、本実施例では人力画像バッファメモリ１００
を人力画像全体が格納できる容量を持つものとして説明
したが、これに限定されるものではなく、最小で１ライ
ン分の容量があれば十分に本実施例の効果を達成できる
。なぜならば、副操作方向の間隔は人力画像バッフアメ
そり１００に画像データを格納するときに、その間隔で
例えばＣＯＤ等で読み取り、その画像を格納していけば
よいからである。

［他の実施例の説明（第７図（ａ）、（ｂ））］前記実
施例ては、第４図（ａ）を入力画像とし、出力画像とし
て第４図（ｂ）に示すような画像となるような遠近図法
的な３次元の回転処理を考えたが、第７図（ａ）に示す
画像を人力画像とし、出力画像として第７図（ｂ）に示
すような画像を得る遠近図法的な３次元の回転処理も考
えられる。この時の処理方法を以下に示す。

入力画像に対する画素データの座標を求める処理は、前
記実施例の動作で良く、第２図に示す出力画像の主走査
方向のバスを求める装置の動作として、メモリ２０に蓄
えられている出力開始画素のＸ、Ｙアドレスを前記実施
例とは逆のレジスタにセット、即ち、出力開始画素のＸ
アドレスをレジスタ２２に、Ｙアドレスをカウントレジ
スタ２１にセットすることにより筒単に実現することが
できる。

［出力画像の変形例の説明（第８図）］また、本本実例
では出力画像の副走査方向の端の線では直線であったが
、第８図の出力画像８１．８２．８３に示すように原画
像８０に対する変形出力画像を得ることもできる。この
様な出力画像を形成するには、メモリ２０にセットする
書込み開始アドレス値を曲線的に変化させ、更にメモリ
３０に格納する縮小率の変化を昇順や降順などの一定方
向のみに限定せず、様々な値に設定すれば、出力画像８
１，８２．８３以外の様々な形態の出力画像を形成する
ことができる。

以上説明したように、本実施例によればラスク順次に入
ってくる２次元デジタル画像データを疑似的に３次元の
データとし、遠近図法的な回転処理を簡単な回路構成で
、しかも高速に実現することができる。

尚、本実施例では縮小率を１以下として説明したが、こ
れに限定されるものではなく、１以上であっても全く構
わない。

［発明の効果コ 以上説明した様に本発明によれば、極めて簡単な構成で
、且つ高速に原画像に対する変形画像を形成することが
できる。

【図面の簡単な説明】

第１図は本実施例の画像処理装置の基本第１３成図、 第２図は古込みアドレス発生回路を示す図、第３図は読
取りアドレス発生回路を示す図、第４図（ａ）、（ｂ）
〜第７図（ａ）、（ｂ）は入力画像と出力画像の関係を
示す図、第８図は入力画像に対する出力画像の変形例を
示す図、 第９図（ａ）、（ｂ）は人力画像の平面回転を示す図で
ある。 図中、１００・・・入力画像バッファメモリ、１０１読
取りアドレス発生回路、１０２・・・出力画像バッファ
メモリ、１０３書込みアドレス発生回路、１０４．１０
５・・・アドレスバス、１０６・・・データバス、２０
．３０・・・メモリ、２１・・・カウントレジスタ、２
２，３３．３４・・・レジスタ、３１・・・増分値レジ
スタ、３２・・・加算器である。 特許出願人　　　キャノン株式会社 ロー一つ、（ 第　１　図 第２図 第４図　（ｂ） 第９図　　（０） 百個綱［Ｃ （〕

Claims (4)

【特許請求の範囲】
1. （１）原画像の画素データを少なくとも１ライン分格納
   する第１の画像格納部と、該第１の画像格納部に対して
   前記画素データを読込むために主走査方向にアドレスを
   発生する第１のアドレス発生手段と、該第１のアドレス
   発生手段により発生するアドレスの開始位置と走査間隔
   を設定する第１の設定手段と、出力画像データを格納す
   る第２の画像格納部と、前記第１のアドレス発生手段で
   もつて読出した画素データを該第２の画像格納部に格納
   するために主走査方向にアドレスを発生する第２のアド
   レス発生手段と、該第２のアドレス開始位置を設定する
   第２の設定手段とを備え、前記原画像に対する変形画像
   を前記第２の画像格納部内に展開することを特徴とする
   画像処理装置。
2. （２）第１、第２のアドレス発生手段は互いに同期して
   アドレスを発生することを特徴とする特許請求の範囲第
   １項記載の画像処理装置。
3. （３）第１、第２の設定手段は第１、第２のアドレス発
   生手段により発生するアドレスが１ライン走査する度に
   設定することを特徴とする特許請求の範囲第１項記載の
   画像処理装置。
4. （４）変形画像は遠近図法的な立体回転画像であること
   を特徴とする特許請求の範囲第１項記載の画像処理装置
   。