JPS6310236A - プログラムカウンタ - Google Patents
プログラムカウンタInfo
- Publication number
- JPS6310236A JPS6310236A JP61155514A JP15551486A JPS6310236A JP S6310236 A JPS6310236 A JP S6310236A JP 61155514 A JP61155514 A JP 61155514A JP 15551486 A JP15551486 A JP 15551486A JP S6310236 A JPS6310236 A JP S6310236A
- Authority
- JP
- Japan
- Prior art keywords
- address
- digit
- program counter
- digits
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラムカウンタに係わり、特にワンチップ
マイクロコンビエータのプログラムメモリのアドレス指
定に用いられるプログラムカウンタに関する。
マイクロコンビエータのプログラムメモリのアドレス指
定に用いられるプログラムカウンタに関する。
従来、この種のプログラムカウンタとしては、第２図に
示されているようなものが知られており、このプログラ
ムカウンタはＡＯ乃至Ａ６の７桁のバイナリ−カウンタ
ｌで構成されており、各桁はＡ６＞Ａ５＞Ａ４＞Ａ３＞
Ａ２＞ＡＩ＞ＡＯで重みづけがなされている。このバイ
ナリ−カウンタは最下位桁ＡＯに供給されるクロック信
号２により計数動作を行なう。上位桁は桁上げ信号３に
基づき「＋１」のインクリメント動作をしつつ各桁ＡＱ
乃至Ａ６から並列にアドレス信号４をデコーダ回路５に
供給して消去可能形読出し専用メモリ（以下ＥＰＲＯＭ
という）６のアドレス指定を行ない、ＥＰＲＯＭ６から
プログラム命令等を読み出させる。
示されているようなものが知られており、このプログラ
ムカウンタはＡＯ乃至Ａ６の７桁のバイナリ−カウンタ
ｌで構成されており、各桁はＡ６＞Ａ５＞Ａ４＞Ａ３＞
Ａ２＞ＡＩ＞ＡＯで重みづけがなされている。このバイ
ナリ−カウンタは最下位桁ＡＯに供給されるクロック信
号２により計数動作を行なう。上位桁は桁上げ信号３に
基づき「＋１」のインクリメント動作をしつつ各桁ＡＱ
乃至Ａ６から並列にアドレス信号４をデコーダ回路５に
供給して消去可能形読出し専用メモリ（以下ＥＰＲＯＭ
という）６のアドレス指定を行ない、ＥＰＲＯＭ６から
プログラム命令等を読み出させる。
かかる構成のプログラムカウンタは、ＥＰＲＯＭ６等の
製造工程終了後に書き込みテストを行なう際ＥＦＲＯＭ
６は１つの番地にデータ７を書き込むために通常数ミ’
）秒の時間を要することから、書き込みテストの所要時
間の短縮を図るべく同一データ７をＥＰＲ，０Ｍ６の複
数番地に書き込めるようにアドレス指定をしなければな
らないことがある。
製造工程終了後に書き込みテストを行なう際ＥＦＲＯＭ
６は１つの番地にデータ７を書き込むために通常数ミ’
）秒の時間を要することから、書き込みテストの所要時
間の短縮を図るべく同一データ７をＥＰＲ，０Ｍ６の複
数番地に書き込めるようにアドレス指定をしなければな
らないことがある。
この書き込みテスト時には、Ａ４とＡ５との桁から送出
されるアドレス信号４がデコーダ回路５へ供給される複
数番地書き込み信号８によ多制御され、第１表に示され
ているようにアドレス信号４が当初００ＨならＯＯＨ，
ＩＯＨ，２０Ｈ，３０Ｈの４つの番地を指定でき、アド
レス信号４がＯＩＨならＯＩＨ，１１Ｈ，２１Ｈ，３１
Ｈの４つの番地を指定する。
されるアドレス信号４がデコーダ回路５へ供給される複
数番地書き込み信号８によ多制御され、第１表に示され
ているようにアドレス信号４が当初００ＨならＯＯＨ，
ＩＯＨ，２０Ｈ，３０Ｈの４つの番地を指定でき、アド
レス信号４がＯＩＨならＯＩＨ，１１Ｈ，２１Ｈ，３１
Ｈの４つの番地を指定する。
第１表
〔発明が解決しようとする問題点〕
上述した従来のＥＰＲＯＭ内蔵１チツプマイクロコンピ
ユータに搭載されるプログラムカウンタは外部から同一
データをＥＦＲＯＭの異なる番地に同時に書き込む場合
にも常に「＋１」のインクリメントを繰シ返すので第２
図の場合にはＯＯＨからＯＦＨのアドレス信号７を発生
すれば、同時書き込みの場合にはＯＯＨ番地から３ＦＨ
番地の書き込みが終了するが、ひき続き４０）（番地か
らの書き込みをするのに、３Ｆ’Ｈ番地の書き込みが終
了した後、４０Ｈのアドレス信号をプログラムカウンタ
から発生させるために、ｌ’−＋ＩＪのインクリメント
にクロック信号が２パルス必要とすれば、クロック信号
を下記の第２表に示す様に９６パルス入力させてインク
リメントさせる必要がある。そのためＥＰＲＯＭ内蔵１
チツプマイクロコンピユータはメーカーでの書き込み出
荷検査に際し、書き込みに時間がかかる上に１上記の様
なプログラムカウンタのから回し時間が必要でｓｂ検査
に長時間を要するという欠点があった。
ユータに搭載されるプログラムカウンタは外部から同一
データをＥＦＲＯＭの異なる番地に同時に書き込む場合
にも常に「＋１」のインクリメントを繰シ返すので第２
図の場合にはＯＯＨからＯＦＨのアドレス信号７を発生
すれば、同時書き込みの場合にはＯＯＨ番地から３ＦＨ
番地の書き込みが終了するが、ひき続き４０）（番地か
らの書き込みをするのに、３Ｆ’Ｈ番地の書き込みが終
了した後、４０Ｈのアドレス信号をプログラムカウンタ
から発生させるために、ｌ’−＋ＩＪのインクリメント
にクロック信号が２パルス必要とすれば、クロック信号
を下記の第２表に示す様に９６パルス入力させてインク
リメントさせる必要がある。そのためＥＰＲＯＭ内蔵１
チツプマイクロコンピユータはメーカーでの書き込み出
荷検査に際し、書き込みに時間がかかる上に１上記の様
なプログラムカウンタのから回し時間が必要でｓｂ検査
に長時間を要するという欠点があった。
第２表
〔問題点を解決するための手段、作用および効果〕本発
明に係わるプログラムカウンタは１桁のうち２Ｎ（ただ
しＮはＴ＞Ｎ２２の整数）以下の重みの桁を最下位桁に
供給される２進数により計数動作をさせ ２Ｎ＋１以上
の重みの桁は２Ｎ−Ｍ（ただしＭは８５Ｍ、Ｍ≧１の整
数）の重みの桁からの桁上げ信号により計数動作をさせ
るようにしたことを要旨としておシ、上位桁のインクリ
メントを下位桁の桁上げ信号で制御できるので、上位桁
のインクリメントを高速で行なうことができ、中間の２
進値に短時間で到達できるという効果が得られる。
明に係わるプログラムカウンタは１桁のうち２Ｎ（ただ
しＮはＴ＞Ｎ２２の整数）以下の重みの桁を最下位桁に
供給される２進数により計数動作をさせ ２Ｎ＋１以上
の重みの桁は２Ｎ−Ｍ（ただしＭは８５Ｍ、Ｍ≧１の整
数）の重みの桁からの桁上げ信号により計数動作をさせ
るようにしたことを要旨としておシ、上位桁のインクリ
メントを下位桁の桁上げ信号で制御できるので、上位桁
のインクリメントを高速で行なうことができ、中間の２
進値に短時間で到達できるという効果が得られる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。プ
ログラムデータ信号１１．デコーダー回路１２ 、ＥＰ
ＲＯＭｌ３．クロック信号１４２桁上げ信号１６．アド
レス信号１７．複数番地書き込み信号１８の動作は第２
図で説明した従来例と同様である。本発明の一実施例に
おいてはプログラムカウンタ１５の桁Ａ６とＡ５の間に
、桁上げ信号切シ換え回路１９を設けて、プログラムデ
ータ信号１１をＥＰＲＯＭｌ３の複数の異なる番地に同
時に書き込む場合には桁Ａ３から出力される桁上げ信号
１６を桁Ａ６に入力させ、各々の番地毎にデータを書き
込む場合には桁Ａ５から出力される桁上げ信号を桁へ６
に入力させるように、複数番地書き込み信号１８にて制
御する。この桁上げ信号切り換え回路１９を設けること
により、複数の異なる番地に同時に同一データを書き込
む場合にはＯＯＨ番地から３）゛Ｈ番地の書き込みが終
了した後に４０Ｈ番地から再びデータの書き込みをする
のに第２図の従来例においては９６パルスのり轡 ロック信号を要しその間プログラムカウンタのから回し
時間が必要であったのに対し、一実施例ではまったくプ
ログラムカウンタのから回しか不要になる。
ログラムデータ信号１１．デコーダー回路１２ 、ＥＰ
ＲＯＭｌ３．クロック信号１４２桁上げ信号１６．アド
レス信号１７．複数番地書き込み信号１８の動作は第２
図で説明した従来例と同様である。本発明の一実施例に
おいてはプログラムカウンタ１５の桁Ａ６とＡ５の間に
、桁上げ信号切シ換え回路１９を設けて、プログラムデ
ータ信号１１をＥＰＲＯＭｌ３の複数の異なる番地に同
時に書き込む場合には桁Ａ３から出力される桁上げ信号
１６を桁Ａ６に入力させ、各々の番地毎にデータを書き
込む場合には桁Ａ５から出力される桁上げ信号を桁へ６
に入力させるように、複数番地書き込み信号１８にて制
御する。この桁上げ信号切り換え回路１９を設けること
により、複数の異なる番地に同時に同一データを書き込
む場合にはＯＯＨ番地から３）゛Ｈ番地の書き込みが終
了した後に４０Ｈ番地から再びデータの書き込みをする
のに第２図の従来例においては９６パルスのり轡 ロック信号を要しその間プログラムカウンタのから回し
時間が必要であったのに対し、一実施例ではまったくプ
ログラムカウンタのから回しか不要になる。
以上説明したように１プログラムカウンタから発生され
るアドレス信号を使用して外部からＥＰＲＯＭにプログ
ラムデータを書き込む方式のＥＰＲＯＭ内蔵１チップマ
イクロコンビエータにおいて、本発明の一実施例のプロ
グラムカウンタを搭載することにより、同一データをＥ
ＦＲＯＭの異なる複数番地に同時に書き込む場合にプロ
グラムカウンタのから回し時間をＯｍＳにすることがで
き、書き込みテストの時間を大幅に減少させることがで
きる。
るアドレス信号を使用して外部からＥＰＲＯＭにプログ
ラムデータを書き込む方式のＥＰＲＯＭ内蔵１チップマ
イクロコンビエータにおいて、本発明の一実施例のプロ
グラムカウンタを搭載することにより、同一データをＥ
ＦＲＯＭの異なる複数番地に同時に書き込む場合にプロ
グラムカウンタのから回し時間をＯｍＳにすることがで
き、書き込みテストの時間を大幅に減少させることがで
きる。
第１図は本発明の一実施例を示すブロック図、第２図は
従来例のブロック図である。 １５・・・・・・プログラムカウンタ、ＡＯ乃至Ａ６・
・・・・・桁。 代彎入弁理士内原 晋 芽 １ 図
従来例のブロック図である。 １５・・・・・・プログラムカウンタ、ＡＯ乃至Ａ６・
・・・・・桁。 代彎入弁理士内原 晋 芽 １ 図
Claims (1)
- 直列に接続されたＴ桁のカウンタで構成され最下位桁に
供給される２進数により保持している２進値を変更し該
２進数をＴ桁のカウンタから並列に出力するプログラム
カウンタにおいて、２Ｎ（ただしＮはＴ＞Ｎ≧２の整数
）以下の重みの桁を上記２進数により計数動作させると
ともに、２＾Ｎ＾＋＾１以上の重みの桁は２＾Ｎ＾−＾
Ｍ（ただしＭはＮ≧Ｍ、Ｍ≧１の整数）の重みの桁から
の桁上げ信号により計数動作させるようにしたことを特
徴とするプログラムカウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155514A JPH0752413B2 (ja) | 1986-07-01 | 1986-07-01 | プログラムカウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155514A JPH0752413B2 (ja) | 1986-07-01 | 1986-07-01 | プログラムカウンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6310236A true JPS6310236A (ja) | 1988-01-16 |
| JPH0752413B2 JPH0752413B2 (ja) | 1995-06-05 |
Family
ID=15607718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61155514A Expired - Lifetime JPH0752413B2 (ja) | 1986-07-01 | 1986-07-01 | プログラムカウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752413B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0477943A (ja) * | 1990-07-19 | 1992-03-12 | Sony Tektronix Corp | アドレス情報発生装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171128A (ja) * | 1982-03-31 | 1983-10-07 | Toshiba Corp | 分周回路 |
| JPS59107496A (ja) * | 1982-12-10 | 1984-06-21 | Fujitsu Ltd | メモリテスタ− |
-
1986
- 1986-07-01 JP JP61155514A patent/JPH0752413B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171128A (ja) * | 1982-03-31 | 1983-10-07 | Toshiba Corp | 分周回路 |
| JPS59107496A (ja) * | 1982-12-10 | 1984-06-21 | Fujitsu Ltd | メモリテスタ− |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0477943A (ja) * | 1990-07-19 | 1992-03-12 | Sony Tektronix Corp | アドレス情報発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0752413B2 (ja) | 1995-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005202B1 (ko) | 비트 순서 전환 장치 | |
| US5831997A (en) | Pattern generating apparatus | |
| JPH1083303A (ja) | コプロセッサを使用するための電子回路及び方法 | |
| EP0358773B1 (en) | Microcomputer | |
| JPS6310236A (ja) | プログラムカウンタ | |
| US4195339A (en) | Sequential control system | |
| JPH0554667A (ja) | 直列データ・並列データ相互変換機能付きメモリ素子 | |
| RU2095846C1 (ru) | Программируемое устройство для логического управления электроприводами и сигнализацией | |
| SU926619A1 (ru) | Устройство дл программного управлени технологическим оборудованием | |
| SU1128253A1 (ru) | Устройство дл формировани адресов регистровой пам ти | |
| US5175846A (en) | Clock device for serial bus derived from an address bit | |
| JP2000347890A (ja) | 半導体装置のテストパタン生成方法およびテストパタン生成装置 | |
| JPH0423511A (ja) | Ｐｗｍ出力回路 | |
| JP2563537Y2 (ja) | メモリのチップセレクト回路 | |
| SU802963A1 (ru) | Микропрограммное устройство управле-Ни | |
| SU1134932A1 (ru) | Устройство дл ввода информации от датчиков | |
| KR100238173B1 (ko) | 자동 데이타 로딩장치 | |
| SU1211719A1 (ru) | Устройство дл выбора наименьшего из @ чисел | |
| SU1316074A1 (ru) | Модуль процессора цифровой фильтрации | |
| SU1173414A1 (ru) | Программное устройство управлени | |
| SU1115021A1 (ru) | Программное устройство управлени | |
| SU608159A1 (ru) | Устройство микропрограммного управлени | |
| SU822297A1 (ru) | Устройство дл контрол оперативнойпАМ Ти | |
| JPS63629A (ja) | デ−タ処理方式 | |
| JPH0128416B2 (ja) |