JPS6310247A - Tracing circuit - Google Patents
Tracing circuitInfo
- Publication number
- JPS6310247A JPS6310247A JP61155527A JP15552786A JPS6310247A JP S6310247 A JPS6310247 A JP S6310247A JP 61155527 A JP61155527 A JP 61155527A JP 15552786 A JP15552786 A JP 15552786A JP S6310247 A JPS6310247 A JP S6310247A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- instruction
- circuit
- memory
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラム制御装置において使用され
るトレース回路に関し、特にトレースメモリへの記憶方
法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a trace circuit used in a microprogram control device, and more particularly to a method of storing data in a trace memory.
従来、この種の制御装置は、障害探索/評価の一手段と
してマイクロプログラム命令のアドレスをトレースメモ
リに常時記憶されるようになっていた。Conventionally, this type of control device has always stored the address of a microprogram instruction in a trace memory as a means of fault search/evaluation.
上述した従来のマイクロプログラム制御装置のトレース
回路は、装置の評価時の設計ミスや#害発生時等により
マイクロプログラムのアドレスが繰返す事象が発生する
とトレースメモリに同一アドレスがある周期をもって繰
返し、そのパターンがメモリ容量の限度迄記憶されるよ
うになっているので、トレースメモリ容量の増加(原価
の上昇)が必要となり有効なアドレスの軌跡が採取出来
ないという欠点があった。The trace circuit of the conventional microprogram control device described above, when an event occurs in which the address of the microprogram is repeated due to a design error during device evaluation or when a problem occurs, repeats the same address in the trace memory at a certain period, and stores the pattern. is stored up to the memory capacity limit, which requires an increase in trace memory capacity (increases in cost) and has the disadvantage that valid address trajectories cannot be collected.
本発明のマイクロプログラム制御装置iは、トレース開
始命令を指示する回路と、その指示を記憶するトレース
開始命令記憶回路と前記記憶回路から出力される信号と
マイクロプログラム命令が格納さnているメモリから読
出された命令とをデコードするマイクロプログラム命令
デコード回路と、そのデコード出力とを比較/判断して
一致が取扛たらトレースメモリへマイクロプログラム命
令アドレスを薯込み記憶させる回路とを有している。The microprogram control device i of the present invention includes a circuit for instructing a trace start command, a trace start command storage circuit for storing the command, a signal output from the storage circuit, and a memory in which the microprogram command is stored. The microprogram instruction decoding circuit has a microprogram instruction decoding circuit that decodes the read instruction, and a circuit that compares/determines the decoded output and stores the microprogram instruction address in the trace memory if a match is found.
次に本発明の一実施例について図面を参照して説明する
。Next, an embodiment of the present invention will be described with reference to the drawings.
マイクロプログラム制御装置は、各回路の機能を働かせ
るマイクロプログラム命令を格納しているメモリ回路2
と、前記メモリ回路の読出しを行うのに必要なマイクロ
プログラムアドレス回路1と、前記アドレス回路の状態
を示すアドレス線10と、そのアドレス線で示さnる前
記メモリ回路の記憶している情報を示すマイクロプログ
ラム情報線11を通してマイクロプログラムfff令’
lrデコードするマイクロプログラム命令デコード回路
3とを有する。デコード回路3でデコードされたマイク
ロプログラム命令はトレース開始命令と比較を行う比較
回路5ヘマイクロプログラム命令線14を通して送出き
れる。The microprogram control device includes a memory circuit 2 that stores microprogram instructions for operating the functions of each circuit.
, a microprogram address circuit 1 necessary to read out the memory circuit, an address line 10 indicating the state of the address circuit, and information stored in the memory circuit indicated by the address line. The microprogram fff command is sent through the microprogram information line 11.
It has a microprogram instruction decoding circuit 3 for lr decoding. The microprogram instruction decoded by the decode circuit 3 is sent through the microprogram instruction line 14 to a comparison circuit 5 for comparison with the trace start instruction.
一方、トレース開始命令を指示するために、スイッチで
指示するマイクロプログラム命令指示スイッチ線12に
よって指示された命令はトレース開始命令記憶回路4に
記憶される。記憶さnた命令は前記命令線14と比較を
行う比較回路5ヘトレース開始命令線13を通して送出
さnる。こnら2つの命令線は非同期であるため、比較
回路5は同期化を行うクロック信号16を基にその比較
が一致したらアドレス書込信号線15を出力する。。On the other hand, in order to instruct the trace start command, the command designated by the microprogram command command switch line 12 is stored in the trace start command storage circuit 4 . The stored command is sent through a trace start command line 13 to a comparison circuit 5 for comparison with the command line 14. Since these two command lines are asynchronous, the comparison circuit 5 outputs the address write signal line 15 if the comparison results in a match based on the clock signal 16 for synchronization. .
トレース開始命令記憶回路4は書込信号線15により前
記アドレスIfM10の状態を記憶するが、メモリ容量
が固定であるため、トレースメモリ回路6により容量が
限界になると再度初期アドレス(一番最初に書込んだア
ドレスの所)から順次記憶するかあるいは押し出すかの
切換を行う。The trace start command storage circuit 4 stores the state of the address IfM10 through the write signal line 15, but since the memory capacity is fixed, when the trace memory circuit 6 reaches its capacity, the initial address (first written) is stored again. It is possible to select whether to store the data sequentially from the entered address or to push it out.
マイクロプログラム制御回路は、各種マイクロプログラ
ム命令の内一つの命令をマイクロプログラム命令指示ス
イッチで指定し、その命令をマイクロプログラム命令指
示スイッチで指定し、その命令をトレース開始命令記憶
回路で記憶しておき、ある動作を実行するため(例えば
、磁気ディスク制御装置なら磁気ディスク装置へのデー
タ書込み/読出し等を指す)、数個のマイクロプログラ
ム命令の群(以下サブルーチンと呼ぶ)を継ぎ合わせて
実行している。上位あるいは下位装置との応答/確認動
作、あるいはデータエラー等の発生による再試行等のサ
ブルーチンを含めると膨大な量のマイクロプログラムス
テップになるが、それらの実行過程で前記記憶回路で記
憶したマイクロプログラム命令だけを比較し、一致が取
nるか否かを判断し、一致が取扛るとトレーサメモリ回
路に前記マイクロプログラム命令が格納されていたアド
レスを記憶することによりマイクロプログラム命令アド
レスの軌跡(例えば畳込み動作がどのアドレスを通って
実行出来たか)を残すことができる。The microprogram control circuit specifies one of the various microprogram instructions with a microprogram instruction instruction switch, specifies that instruction with the microprogram instruction instruction switch, and stores the instruction in a trace start instruction storage circuit. In order to execute a certain operation (for example, in the case of a magnetic disk controller, this refers to writing/reading data to/from a magnetic disk device), a group of several microprogram instructions (hereinafter referred to as subroutines) are spliced together and executed. There is. Including subroutines such as response/confirmation operations with higher-level or lower-level devices, or retries in the event of data errors, etc., results in an enormous amount of microprogram steps. Only the instructions are compared and it is determined whether or not there is a match. If there is a match, the trace of the microprogram instruction address ( For example, it is possible to leave information about which address the convolution operation was executed through.
以上説明したように、本発明は、マイクロプログラム命
令指示スイッチにより指示された命令を記憶する回路と
、その命令と動作実行に使ったマイクロプログラム命令
とを比較する比較回路とで構成することによりトレーサ
メモリ容量の増加(原1曲の上昇)なしに有効なトレー
サデータを採取出来る効果がある。 ゛As explained above, the present invention provides a tracer by comprising a circuit that stores an instruction instructed by a microprogram instruction instruction switch, and a comparison circuit that compares the instruction with the microprogram instruction used to execute the operation. This has the effect of allowing effective tracer data to be collected without increasing memory capacity (increasing the number of original songs).゛
第1図は本発明の一実施例を示すブロック図である。
1・−・・・・マイクロプログラムアドレス回路、2・
・・・・・メモリ回路、3・・・・・・マイクロプログ
ラム命令デコード回路、4・・・・・・トレース開始命
令記憶回路、5・・・・・・比較回路、6・・・・・・
トレースメモリ回路、10・・・・・・アドレス線、1
1・・・・・・マイクロプログラム情報線、12・・・
・・・マイクロプログラム命令指示スイッチ、13・・
・・・・トレース開始命令線、14・・・・・・マイク
ロプログラム命令線、15・・・・・・アドレス書込信
号、16・・・・・・クロック信号。FIG. 1 is a block diagram showing one embodiment of the present invention. 1.--Microprogram address circuit, 2.
...Memory circuit, 3...Microprogram instruction decoding circuit, 4...Trace start instruction storage circuit, 5...Comparison circuit, 6...・
Trace memory circuit, 10...Address line, 1
1...Micro program information line, 12...
...Microprogram instruction instruction switch, 13...
...Trace start command line, 14...Microprogram command line, 15...Address write signal, 16...Clock signal.
Claims (1)
と、前記記憶回路から出力される信号とマイクロプログ
ラム命令が格納されているメモリから読出された命令と
をデコードするマイクロプログラム命令デコード回路と
、前記デコード出力とを比較/判断して一致がとれたら
トレースメモリへマイクロプログラム命令アドレスを書
込み記憶させる手段とを有することを特徴とするトレー
ス回路。a trace start instruction storage circuit that stores a trace start instruction; a microprogram instruction decode circuit that decodes a signal output from the storage circuit and an instruction read from a memory in which the microprogram instruction is stored; and the decode output. 1. A trace circuit comprising means for comparing/judging a microprogram instruction address and writing and storing a microprogram instruction address in a trace memory if a match is found.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155527A JPS6310247A (en) | 1986-07-01 | 1986-07-01 | Tracing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155527A JPS6310247A (en) | 1986-07-01 | 1986-07-01 | Tracing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6310247A true JPS6310247A (en) | 1988-01-16 |
Family
ID=15608017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61155527A Pending JPS6310247A (en) | 1986-07-01 | 1986-07-01 | Tracing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6310247A (en) |
-
1986
- 1986-07-01 JP JP61155527A patent/JPS6310247A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5917458B2 (en) | Method and apparatus for recording and executing microprograms in an information processing system | |
| JPH01201741A (en) | Trace circuit | |
| JPS6041766B2 (en) | microprogram controller | |
| JP2679603B2 (en) | Microcomputer | |
| JPH03196204A (en) | Programmable controller | |
| JPS63170752A (en) | Trace circuit | |
| JPS59148957A (en) | Microprogram control system | |
| JPS61175731A (en) | Microprogram control system | |
| JPH0353321A (en) | information processing equipment | |
| JPS59186048A (en) | Microprogram control system | |
| JPS628236A (en) | Storage device for activity log | |
| JPS62156741A (en) | Action history storage device | |
| JPH01283635A (en) | Buffer control circuit | |
| JPH02242445A (en) | Debugging mechanism for information processor | |
| JPH08297583A (en) | Interrupt handling apparatus and method thereof | |
| JPH02143328A (en) | Micro-program control device | |
| JPH01251375A (en) | Magnetic disk controller | |
| JPS6362049A (en) | Tracing circuit | |
| JPS6167106A (en) | High-speed search method for sequence circuits | |
| JPH0810429B2 (en) | Micro program controller | |
| JPH0235664A (en) | Logic sector write system for magnetic disk controller | |
| JPS617965A (en) | Input/output control device | |
| JPH0675789A (en) | Information processor | |
| JPH0452497B2 (en) | ||
| JPH02242335A (en) | Electronic computer |