JPS6310247A - トレ−ス回路 - Google Patents
トレ−ス回路Info
- Publication number
- JPS6310247A JPS6310247A JP61155527A JP15552786A JPS6310247A JP S6310247 A JPS6310247 A JP S6310247A JP 61155527 A JP61155527 A JP 61155527A JP 15552786 A JP15552786 A JP 15552786A JP S6310247 A JPS6310247 A JP S6310247A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- instruction
- circuit
- memory
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラム制御装置において使用され
るトレース回路に関し、特にトレースメモリへの記憶方
法に関する。
るトレース回路に関し、特にトレースメモリへの記憶方
法に関する。
従来、この種の制御装置は、障害探索／評価の一手段と
してマイクロプログラム命令のアドレスをトレースメモ
リに常時記憶されるようになっていた。
してマイクロプログラム命令のアドレスをトレースメモ
リに常時記憶されるようになっていた。
上述した従来のマイクロプログラム制御装置のトレース
回路は、装置の評価時の設計ミスや＃害発生時等により
マイクロプログラムのアドレスが繰返す事象が発生する
とトレースメモリに同一アドレスがある周期をもって繰
返し、そのパターンがメモリ容量の限度迄記憶されるよ
うになっているので、トレースメモリ容量の増加（原価
の上昇）が必要となり有効なアドレスの軌跡が採取出来
ないという欠点があった。
回路は、装置の評価時の設計ミスや＃害発生時等により
マイクロプログラムのアドレスが繰返す事象が発生する
とトレースメモリに同一アドレスがある周期をもって繰
返し、そのパターンがメモリ容量の限度迄記憶されるよ
うになっているので、トレースメモリ容量の増加（原価
の上昇）が必要となり有効なアドレスの軌跡が採取出来
ないという欠点があった。
本発明のマイクロプログラム制御装置ｉは、トレース開
始命令を指示する回路と、その指示を記憶するトレース
開始命令記憶回路と前記記憶回路から出力される信号と
マイクロプログラム命令が格納さｎているメモリから読
出された命令とをデコードするマイクロプログラム命令
デコード回路と、そのデコード出力とを比較／判断して
一致が取扛たらトレースメモリへマイクロプログラム命
令アドレスを薯込み記憶させる回路とを有している。
始命令を指示する回路と、その指示を記憶するトレース
開始命令記憶回路と前記記憶回路から出力される信号と
マイクロプログラム命令が格納さｎているメモリから読
出された命令とをデコードするマイクロプログラム命令
デコード回路と、そのデコード出力とを比較／判断して
一致が取扛たらトレースメモリへマイクロプログラム命
令アドレスを薯込み記憶させる回路とを有している。
次に本発明の一実施例について図面を参照して説明する
。
。
マイクロプログラム制御装置は、各回路の機能を働かせ
るマイクロプログラム命令を格納しているメモリ回路２
と、前記メモリ回路の読出しを行うのに必要なマイクロ
プログラムアドレス回路１と、前記アドレス回路の状態
を示すアドレス線１０と、そのアドレス線で示さｎる前
記メモリ回路の記憶している情報を示すマイクロプログ
ラム情報線１１を通してマイクロプログラムｆｆｆ令’
ｌｒデコードするマイクロプログラム命令デコード回路
３とを有する。デコード回路３でデコードされたマイク
ロプログラム命令はトレース開始命令と比較を行う比較
回路５ヘマイクロプログラム命令線１４を通して送出き
れる。
るマイクロプログラム命令を格納しているメモリ回路２
と、前記メモリ回路の読出しを行うのに必要なマイクロ
プログラムアドレス回路１と、前記アドレス回路の状態
を示すアドレス線１０と、そのアドレス線で示さｎる前
記メモリ回路の記憶している情報を示すマイクロプログ
ラム情報線１１を通してマイクロプログラムｆｆｆ令’
ｌｒデコードするマイクロプログラム命令デコード回路
３とを有する。デコード回路３でデコードされたマイク
ロプログラム命令はトレース開始命令と比較を行う比較
回路５ヘマイクロプログラム命令線１４を通して送出き
れる。
一方、トレース開始命令を指示するために、スイッチで
指示するマイクロプログラム命令指示スイッチ線１２に
よって指示された命令はトレース開始命令記憶回路４に
記憶される。記憶さｎた命令は前記命令線１４と比較を
行う比較回路５ヘトレース開始命令線１３を通して送出
さｎる。こｎら２つの命令線は非同期であるため、比較
回路５は同期化を行うクロック信号１６を基にその比較
が一致したらアドレス書込信号線１５を出力する。。
指示するマイクロプログラム命令指示スイッチ線１２に
よって指示された命令はトレース開始命令記憶回路４に
記憶される。記憶さｎた命令は前記命令線１４と比較を
行う比較回路５ヘトレース開始命令線１３を通して送出
さｎる。こｎら２つの命令線は非同期であるため、比較
回路５は同期化を行うクロック信号１６を基にその比較
が一致したらアドレス書込信号線１５を出力する。。
トレース開始命令記憶回路４は書込信号線１５により前
記アドレスＩｆＭ１０の状態を記憶するが、メモリ容量
が固定であるため、トレースメモリ回路６により容量が
限界になると再度初期アドレス（一番最初に書込んだア
ドレスの所）から順次記憶するかあるいは押し出すかの
切換を行う。
記アドレスＩｆＭ１０の状態を記憶するが、メモリ容量
が固定であるため、トレースメモリ回路６により容量が
限界になると再度初期アドレス（一番最初に書込んだア
ドレスの所）から順次記憶するかあるいは押し出すかの
切換を行う。
マイクロプログラム制御回路は、各種マイクロプログラ
ム命令の内一つの命令をマイクロプログラム命令指示ス
イッチで指定し、その命令をマイクロプログラム命令指
示スイッチで指定し、その命令をトレース開始命令記憶
回路で記憶しておき、ある動作を実行するため（例えば
、磁気ディスク制御装置なら磁気ディスク装置へのデー
タ書込み／読出し等を指す）、数個のマイクロプログラ
ム命令の群（以下サブルーチンと呼ぶ）を継ぎ合わせて
実行している。上位あるいは下位装置との応答／確認動
作、あるいはデータエラー等の発生による再試行等のサ
ブルーチンを含めると膨大な量のマイクロプログラムス
テップになるが、それらの実行過程で前記記憶回路で記
憶したマイクロプログラム命令だけを比較し、一致が取
ｎるか否かを判断し、一致が取扛るとトレーサメモリ回
路に前記マイクロプログラム命令が格納されていたアド
レスを記憶することによりマイクロプログラム命令アド
レスの軌跡（例えば畳込み動作がどのアドレスを通って
実行出来たか）を残すことができる。
ム命令の内一つの命令をマイクロプログラム命令指示ス
イッチで指定し、その命令をマイクロプログラム命令指
示スイッチで指定し、その命令をトレース開始命令記憶
回路で記憶しておき、ある動作を実行するため（例えば
、磁気ディスク制御装置なら磁気ディスク装置へのデー
タ書込み／読出し等を指す）、数個のマイクロプログラ
ム命令の群（以下サブルーチンと呼ぶ）を継ぎ合わせて
実行している。上位あるいは下位装置との応答／確認動
作、あるいはデータエラー等の発生による再試行等のサ
ブルーチンを含めると膨大な量のマイクロプログラムス
テップになるが、それらの実行過程で前記記憶回路で記
憶したマイクロプログラム命令だけを比較し、一致が取
ｎるか否かを判断し、一致が取扛るとトレーサメモリ回
路に前記マイクロプログラム命令が格納されていたアド
レスを記憶することによりマイクロプログラム命令アド
レスの軌跡（例えば畳込み動作がどのアドレスを通って
実行出来たか）を残すことができる。
以上説明したように、本発明は、マイクロプログラム命
令指示スイッチにより指示された命令を記憶する回路と
、その命令と動作実行に使ったマイクロプログラム命令
とを比較する比較回路とで構成することによりトレーサ
メモリ容量の増加（原１曲の上昇）なしに有効なトレー
サデータを採取出来る効果がある。 ゛
令指示スイッチにより指示された命令を記憶する回路と
、その命令と動作実行に使ったマイクロプログラム命令
とを比較する比較回路とで構成することによりトレーサ
メモリ容量の増加（原１曲の上昇）なしに有効なトレー
サデータを採取出来る効果がある。 ゛
第１図は本発明の一実施例を示すブロック図である。
１・−・・・・マイクロプログラムアドレス回路、２・
・・・・・メモリ回路、３・・・・・・マイクロプログ
ラム命令デコード回路、４・・・・・・トレース開始命
令記憶回路、５・・・・・・比較回路、６・・・・・・
トレースメモリ回路、１０・・・・・・アドレス線、１
１・・・・・・マイクロプログラム情報線、１２・・・
・・・マイクロプログラム命令指示スイッチ、１３・・
・・・・トレース開始命令線、１４・・・・・・マイク
ロプログラム命令線、１５・・・・・・アドレス書込信
号、１６・・・・・・クロック信号。
・・・・・メモリ回路、３・・・・・・マイクロプログ
ラム命令デコード回路、４・・・・・・トレース開始命
令記憶回路、５・・・・・・比較回路、６・・・・・・
トレースメモリ回路、１０・・・・・・アドレス線、１
１・・・・・・マイクロプログラム情報線、１２・・・
・・・マイクロプログラム命令指示スイッチ、１３・・
・・・・トレース開始命令線、１４・・・・・・マイク
ロプログラム命令線、１５・・・・・・アドレス書込信
号、１６・・・・・・クロック信号。
Claims (1)
- トレース開始命令を記憶するトレース開始命令記憶回路
と、前記記憶回路から出力される信号とマイクロプログ
ラム命令が格納されているメモリから読出された命令と
をデコードするマイクロプログラム命令デコード回路と
、前記デコード出力とを比較／判断して一致がとれたら
トレースメモリへマイクロプログラム命令アドレスを書
込み記憶させる手段とを有することを特徴とするトレー
ス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155527A JPS6310247A (ja) | 1986-07-01 | 1986-07-01 | トレ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155527A JPS6310247A (ja) | 1986-07-01 | 1986-07-01 | トレ−ス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6310247A true JPS6310247A (ja) | 1988-01-16 |
Family
ID=15608017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61155527A Pending JPS6310247A (ja) | 1986-07-01 | 1986-07-01 | トレ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6310247A (ja) |
-
1986
- 1986-07-01 JP JP61155527A patent/JPS6310247A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5917458B2 (ja) | 情報処理方式内のマイクロプログラムを記録し遂行する方法と装置 | |
| JPH01201741A (ja) | トレース回路 | |
| JPS6041766B2 (ja) | マイクロプログラム制御装置 | |
| JP2679603B2 (ja) | マイクロコンピュータ | |
| JPH03196204A (ja) | プログラマブルコントローラ | |
| JPS63170752A (ja) | トレ−ス回路 | |
| JPS59148957A (ja) | マイクロプログラム制御方式 | |
| JPS61175731A (ja) | マイクロプログラム制御方式 | |
| JPH0353321A (ja) | 情報処理装置 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS628236A (ja) | 動作履歴記憶装置 | |
| JPS62156741A (ja) | 動作履歴記憶装置 | |
| JPH01283635A (ja) | バッファ制御回路 | |
| JPH02242445A (ja) | 情報処理装置のデバッグ機構 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH02143328A (ja) | マイクロプログラム制御装置 | |
| JPH01251375A (ja) | 磁気ディスク制御装置 | |
| JPS6362049A (ja) | トレ−ス回路 | |
| JPS6167106A (ja) | シ−ケンス回路の高速検索方式 | |
| JPH0810429B2 (ja) | マイクロプログラム制御装置 | |
| JPH0235664A (ja) | 磁気ディスク制御装置の論理セクタ書込方式 | |
| JPS617965A (ja) | 入出力制御装置 | |
| JPH0675789A (ja) | 情報処理装置 | |
| JPH0452497B2 (ja) | ||
| JPH02242335A (ja) | 電子計算機 |