JPS631030B2 - - Google Patents
Info
- Publication number
- JPS631030B2 JPS631030B2 JP4188480A JP4188480A JPS631030B2 JP S631030 B2 JPS631030 B2 JP S631030B2 JP 4188480 A JP4188480 A JP 4188480A JP 4188480 A JP4188480 A JP 4188480A JP S631030 B2 JPS631030 B2 JP S631030B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- triangular wave
- voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
この発明は自励発振式コンバータ装置に関す
る。
る。
従来のコンバータ装置は第１図に示すように、
１次巻線Npに接続されたスイツチング用のトラ
ンジスタTsが導通（オン）するとそのコレクタ
電流Icは直線的に上昇する。なお、変圧器Ｔが昇
圧型で、漏れインダクタンスや浮遊容量が無視で
きない場合には振動的に上昇する。しかして、変
圧器Ｔの１次巻線Npに入力電圧Vinが印加され
ると、巻数比に比例した電圧がベース巻線NBに
発生し、この電圧でベース電圧VBEとなることに
よつてトランジスタTsは更に導通を続ける。そ
して、コレクタ電流Icがベース電流Ｉとトランジ
スタTsの電流増幅率hFEとによつて決定される最
大コレクタ電流Icpk＝hFE・IBに達すると、コレ
クタ電流Icの増加の割合が減少し、変圧器Ｔには
逆起電圧が発生する。さらに、トランジスタTs
のベースは逆バイアスされ、ベース電流IBが零に
なりトランジスタTsは阻止（オフ）状態となる。
その瞬間に２次巻線Nsに接続されたダイオード
Ｄ１が導通を開始し、変圧器Ｔに蓄えられたエネ
ルギーはコンデンサＣ１と負荷RLに供給される。
ここにおいて、ベース電流IBによつて最大コレク
タ電流Icpkが決定されることがら、出力電圧Vo
と基準電圧Vrとを比較器１で比較し、その偏差
Erに応じて等価ベース抵抗を変化させるための
補助トランジスタTRを帰還回路２で制御し、こ
れにより出力電圧Voを安定化するようにしてい
る。しかしながら、かかる従来のコンバータ装置
ではトランジスタTsが阻止状態になる瞬時の損
失が大きく、回路全体の効率を低下させていると
いつた欠点がある。また、効率が低く熱損失が大
きいと、信頼性の低下を招くと共に、装置の小型
化に大きな障害となる等の欠点がある。よつて、
この発明の目的は上述の如き欠点のない自励発振
式コンバータ装置を提供することにある。
１次巻線Npに接続されたスイツチング用のトラ
ンジスタTsが導通（オン）するとそのコレクタ
電流Icは直線的に上昇する。なお、変圧器Ｔが昇
圧型で、漏れインダクタンスや浮遊容量が無視で
きない場合には振動的に上昇する。しかして、変
圧器Ｔの１次巻線Npに入力電圧Vinが印加され
ると、巻数比に比例した電圧がベース巻線NBに
発生し、この電圧でベース電圧VBEとなることに
よつてトランジスタTsは更に導通を続ける。そ
して、コレクタ電流Icがベース電流Ｉとトランジ
スタTsの電流増幅率hFEとによつて決定される最
大コレクタ電流Icpk＝hFE・IBに達すると、コレ
クタ電流Icの増加の割合が減少し、変圧器Ｔには
逆起電圧が発生する。さらに、トランジスタTs
のベースは逆バイアスされ、ベース電流IBが零に
なりトランジスタTsは阻止（オフ）状態となる。
その瞬間に２次巻線Nsに接続されたダイオード
Ｄ１が導通を開始し、変圧器Ｔに蓄えられたエネ
ルギーはコンデンサＣ１と負荷RLに供給される。
ここにおいて、ベース電流IBによつて最大コレク
タ電流Icpkが決定されることがら、出力電圧Vo
と基準電圧Vrとを比較器１で比較し、その偏差
Erに応じて等価ベース抵抗を変化させるための
補助トランジスタTRを帰還回路２で制御し、こ
れにより出力電圧Voを安定化するようにしてい
る。しかしながら、かかる従来のコンバータ装置
ではトランジスタTsが阻止状態になる瞬時の損
失が大きく、回路全体の効率を低下させていると
いつた欠点がある。また、効率が低く熱損失が大
きいと、信頼性の低下を招くと共に、装置の小型
化に大きな障害となる等の欠点がある。よつて、
この発明の目的は上述の如き欠点のない自励発振
式コンバータ装置を提供することにある。
以下にこの発明を説明する。
第２図はこの発明の一実施例を第１図に対応さ
せて示すものであり、入力電源Vinを安定した出
力電圧Vo及び出力電流Ioに変換するものである。
しかして、変圧器Ｔは１次巻線Np、２次巻線Ns
及びベース巻線NBを有し、１次巻線Npの一端は
入力電源Vin（＋）に、他端はスイツチング用ト
ランジスタTsのコレクタにそれぞれ接続されて
いる。また、トランジスタTsのエミツタは入力
電源Vin（−）に接続され、ベース巻線NBは、ト
ランジスタTsが導通した時に１次巻線Npに流れ
る１次電流の増加によつてトランジスタTsのベ
ース電流を増加させる正帰還を得るように、トラ
ンジスタTsのベースに電流制限用の抵抗Ｒ１を
介して接続されている。さらに、ダイオードＤ１
及びコンデンサＣ１は整流平滑回路を形成し、ト
ランジスタTsが導通状態から阻止状態に移行す
る時に変圧器Ｔに蓄えられたエネルギーを逆電圧
として２次巻線Nsに発生させるが、ダイオード
Ｄ１はこの電流を導通させるような極性に接続さ
れている。
せて示すものであり、入力電源Vinを安定した出
力電圧Vo及び出力電流Ioに変換するものである。
しかして、変圧器Ｔは１次巻線Np、２次巻線Ns
及びベース巻線NBを有し、１次巻線Npの一端は
入力電源Vin（＋）に、他端はスイツチング用ト
ランジスタTsのコレクタにそれぞれ接続されて
いる。また、トランジスタTsのエミツタは入力
電源Vin（−）に接続され、ベース巻線NBは、ト
ランジスタTsが導通した時に１次巻線Npに流れ
る１次電流の増加によつてトランジスタTsのベ
ース電流を増加させる正帰還を得るように、トラ
ンジスタTsのベースに電流制限用の抵抗Ｒ１を
介して接続されている。さらに、ダイオードＤ１
及びコンデンサＣ１は整流平滑回路を形成し、ト
ランジスタTsが導通状態から阻止状態に移行す
る時に変圧器Ｔに蓄えられたエネルギーを逆電圧
として２次巻線Nsに発生させるが、ダイオード
Ｄ１はこの電流を導通させるような極性に接続さ
れている。
一方、シヤント用のトランジスタTNのコレク
タはトランジスタTsのベースに接続されると共
に、エミツタは入力電源Vin（−）に、ベースは
帰還回路１０にそれぞれ接続されている。また、
２次巻線Nsには出力電圧Voを検出するための出
力電圧検出回路２０と、出力電流Ioを検出するた
めの出力電流検出回路２１とがそれぞれ接続され
ており、基準電圧Vrと共に比較器２２に入力さ
れ、その偏差Erが帰還回路１０に入力されるよ
うになつている。しかして、帰還回路１０は第３
図に示すように、コンバータの発振周波数に同期
した三角波Rsを発生する三角波発生回路１１と、
比較器２２からの偏差Er及び三角波Rsをレベル
的に比較して制御パルスCsを出力する比較器１
２と、この比較器１２からの制御パルスCsを憎
幅してトランジスタTNのベースへ送る増幅器１
３とで構成されており、制御パルスCssによつて
トランジスタTsのベースを瞬間的に接地するよ
うになつている。
タはトランジスタTsのベースに接続されると共
に、エミツタは入力電源Vin（−）に、ベースは
帰還回路１０にそれぞれ接続されている。また、
２次巻線Nsには出力電圧Voを検出するための出
力電圧検出回路２０と、出力電流Ioを検出するた
めの出力電流検出回路２１とがそれぞれ接続され
ており、基準電圧Vrと共に比較器２２に入力さ
れ、その偏差Erが帰還回路１０に入力されるよ
うになつている。しかして、帰還回路１０は第３
図に示すように、コンバータの発振周波数に同期
した三角波Rsを発生する三角波発生回路１１と、
比較器２２からの偏差Er及び三角波Rsをレベル
的に比較して制御パルスCsを出力する比較器１
２と、この比較器１２からの制御パルスCsを憎
幅してトランジスタTNのベースへ送る増幅器１
３とで構成されており、制御パルスCssによつて
トランジスタTsのベースを瞬間的に接地するよ
うになつている。
このように、この発明ではシヤント用のトラン
ジスタTNをスイツチング用のトランジスタTsの
ベース、エミツタ間に並列にシヤントできるよう
に接続し、トランジスタTNのベースに制御パル
スCssを印加してトランジスタTsのベースを瞬間
的に接地するようにしているので、トランジスタ
Tsが導通から阻止状態に移行する時点における
損失をなくすることが可能になるのである。
ジスタTNをスイツチング用のトランジスタTsの
ベース、エミツタ間に並列にシヤントできるよう
に接続し、トランジスタTNのベースに制御パル
スCssを印加してトランジスタTsのベースを瞬間
的に接地するようにしているので、トランジスタ
Tsが導通から阻止状態に移行する時点における
損失をなくすることが可能になるのである。
ところで、三角波発生回路１１の具体的構成例
は第４図に示す通りであり、１次巻線NPによる
ベース巻線NBの誘導起電力をダイオードＤ２で
半波整流し、電流制限用の抵抗Ｒ５を介してトラ
ンジスタＴ２のベースに加え、このトランジスタ
Ｔ２のコレクタ出力がトランジスタＴ１のベース
に加えられるようになつている。一方、入力電源
Vinには電流制限用の抵抗Ｒ２及び定電圧ダイオ
ードＺ１が並列に接続され、定電圧ダイオードＺ
１には抵抗Ｒ３及びコンデンサＣ２が並列に接続
されている。しかして、抵抗Ｒ３とコンデンサＣ
２との接続点にトランジスタＴ１のコレクタを接
続し、ベース巻線NBの電圧が正の時、すなわち
トランジスタTsが導通する期間にのみ三角波Rs
を発生するようになつている。トランジスタＴ１
が導通すると抵抗Ｒ３及びコンデンサＣ２の接続
点は接地されて零電位となり、トランジスタＴ１
が阻止されるとコンデンサＣ２はＲ３，Ｃ２の時
定数で充電を開始する。ここで、この動作例をタ
イムチヤートで示すと第５図Ａ〜Ｅのようにな
る。すなわち、第５図ＡはトランジスタTsのコ
レクタ・エミツタ間電圧VCEを示し、この時のベ
ース巻線NBの出力電圧は同図Ｂの如く波形とな
る。そして、トランジスタＴ２のベースにはダイ
オードＤ２によつて正パルスのみが印加されるの
でそのベース・エミツタ間電圧VBEは第５図Ｃの
ようになり、トランジスタＴ１のベース・エミツ
タ間電圧VBEはその逆になるので同図Ｄのように
なり、かくしてトランジスタＴ１のコレクタ・エ
ミツタ間電圧VCEは、つまりコンデンサＣ２の充
電電圧は同図Ｅのような三角波Ｒ５となるのであ
る。
は第４図に示す通りであり、１次巻線NPによる
ベース巻線NBの誘導起電力をダイオードＤ２で
半波整流し、電流制限用の抵抗Ｒ５を介してトラ
ンジスタＴ２のベースに加え、このトランジスタ
Ｔ２のコレクタ出力がトランジスタＴ１のベース
に加えられるようになつている。一方、入力電源
Vinには電流制限用の抵抗Ｒ２及び定電圧ダイオ
ードＺ１が並列に接続され、定電圧ダイオードＺ
１には抵抗Ｒ３及びコンデンサＣ２が並列に接続
されている。しかして、抵抗Ｒ３とコンデンサＣ
２との接続点にトランジスタＴ１のコレクタを接
続し、ベース巻線NBの電圧が正の時、すなわち
トランジスタTsが導通する期間にのみ三角波Rs
を発生するようになつている。トランジスタＴ１
が導通すると抵抗Ｒ３及びコンデンサＣ２の接続
点は接地されて零電位となり、トランジスタＴ１
が阻止されるとコンデンサＣ２はＲ３，Ｃ２の時
定数で充電を開始する。ここで、この動作例をタ
イムチヤートで示すと第５図Ａ〜Ｅのようにな
る。すなわち、第５図ＡはトランジスタTsのコ
レクタ・エミツタ間電圧VCEを示し、この時のベ
ース巻線NBの出力電圧は同図Ｂの如く波形とな
る。そして、トランジスタＴ２のベースにはダイ
オードＤ２によつて正パルスのみが印加されるの
でそのベース・エミツタ間電圧VBEは第５図Ｃの
ようになり、トランジスタＴ１のベース・エミツ
タ間電圧VBEはその逆になるので同図Ｄのように
なり、かくしてトランジスタＴ１のコレクタ・エ
ミツタ間電圧VCEは、つまりコンデンサＣ２の充
電電圧は同図Ｅのような三角波Ｒ５となるのであ
る。
このようにして得られた三角波発生回路１１か
らの三角波Rsは、トランジスタTsの導通時点を
検出する測定回路としての機能を有し、比較器１
２に入力されて比較器２２からの偏差Erと比較
される。すなわち、第６図に示すように三角波
Rsが比較器２２からの偏差Erのレベルに到る時
間ｔ１，ｔ２とその時の偏差Erの電圧Ｖ１，Ｖ
２の間に比較関係を得ることができ、したがつて
比較器２２の偏差Erを出力電圧Voないしは出力
電圧Ioが増加した時に下げるようにすば、負荷
RLへの出力を安定的に制御することができる。
しかしてリンギング・チヨーク・コンバータの場
合、スイツチング用トランジスタの導通期間にコ
イルに蓄積されたエネルギーをスイツチング用ト
ランジスタの阻止時に２次巻線から負荷に供給す
るので、出力電力を制御するためにはスイツチン
グ用トランジスタの導通期間を制御するようにす
れば良い。なお、この発明の帰還回路１０は自励
発振式コンバータの発振周波数に同期しているた
め他励発振式コンバータの場合問題となるインバ
ータ用のトランスが高電圧発生用の場合でもその
漏れインダクタンスや浮遊容量の影響で発生する
乱調が起こり難い。
らの三角波Rsは、トランジスタTsの導通時点を
検出する測定回路としての機能を有し、比較器１
２に入力されて比較器２２からの偏差Erと比較
される。すなわち、第６図に示すように三角波
Rsが比較器２２からの偏差Erのレベルに到る時
間ｔ１，ｔ２とその時の偏差Erの電圧Ｖ１，Ｖ
２の間に比較関係を得ることができ、したがつて
比較器２２の偏差Erを出力電圧Voないしは出力
電圧Ioが増加した時に下げるようにすば、負荷
RLへの出力を安定的に制御することができる。
しかしてリンギング・チヨーク・コンバータの場
合、スイツチング用トランジスタの導通期間にコ
イルに蓄積されたエネルギーをスイツチング用ト
ランジスタの阻止時に２次巻線から負荷に供給す
るので、出力電力を制御するためにはスイツチン
グ用トランジスタの導通期間を制御するようにす
れば良い。なお、この発明の帰還回路１０は自励
発振式コンバータの発振周波数に同期しているた
め他励発振式コンバータの場合問題となるインバ
ータ用のトランスが高電圧発生用の場合でもその
漏れインダクタンスや浮遊容量の影響で発生する
乱調が起こり難い。
以上の前提から、第２図の装置の動作を第７図
Ａ〜Ｇを参照して説明する。
Ａ〜Ｇを参照して説明する。
出力電流Io又は出力電圧Voが第７図Ａに示す
ように徐々に低下すると、比較器２２からの基準
電圧Vrに対する偏差Erは同図Ｂに示す如く徐々
に上昇する。しかして、比較器１２は比較器２２
からの偏差Erと三角波発生回路１１からの三角
波Rsとをレベルで比較し（第７図Ｃ参照）、三角
波Rsが偏差Erのレベルより大きくなつた時に第
７図Ｄに示すような制御パルスCsを出力して、
増幅器１３を介してトランジスタTNのベースに
印加してトランジスタTSを駆動する。しかして、
制御パルスCsの発生間隔ｔ１，ｔ２は出力電流
Io（又は出力電圧Vo）の大きさに関連して変化
し、この制御パルスCsが印加された時にトラン
ジスタTNが導通することによつてトランジスタ
Tsのベースが接地される（第７図Ｅ，Ｆ）。ここ
において、トランジスタTsのコレクタ電流Icは
第７図Ｇに示すようにその導通期間に上昇し、制
御パルスCsによつてベースが接地された時に阻
止されて零となる。また、コイルのインダクタン
スLPに蓄積されるエネルギーは最大コレクタ電
流をIcpkとすれば1/2・Lp・Icpk2と表わされる
から、コレクタ電流Icを適当な位置で零にすれば
所望のエネルギー（出力電力）を得ることができ
る。なお、この実施例では定電流回路、定電圧回
路のため出力が低下した場合にはこれを大きくす
る必要があり、最大コレクタ電流Icpkも大きく
なるようになつている。
ように徐々に低下すると、比較器２２からの基準
電圧Vrに対する偏差Erは同図Ｂに示す如く徐々
に上昇する。しかして、比較器１２は比較器２２
からの偏差Erと三角波発生回路１１からの三角
波Rsとをレベルで比較し（第７図Ｃ参照）、三角
波Rsが偏差Erのレベルより大きくなつた時に第
７図Ｄに示すような制御パルスCsを出力して、
増幅器１３を介してトランジスタTNのベースに
印加してトランジスタTSを駆動する。しかして、
制御パルスCsの発生間隔ｔ１，ｔ２は出力電流
Io（又は出力電圧Vo）の大きさに関連して変化
し、この制御パルスCsが印加された時にトラン
ジスタTNが導通することによつてトランジスタ
Tsのベースが接地される（第７図Ｅ，Ｆ）。ここ
において、トランジスタTsのコレクタ電流Icは
第７図Ｇに示すようにその導通期間に上昇し、制
御パルスCsによつてベースが接地された時に阻
止されて零となる。また、コイルのインダクタン
スLPに蓄積されるエネルギーは最大コレクタ電
流をIcpkとすれば1/2・Lp・Icpk2と表わされる
から、コレクタ電流Icを適当な位置で零にすれば
所望のエネルギー（出力電力）を得ることができ
る。なお、この実施例では定電流回路、定電圧回
路のため出力が低下した場合にはこれを大きくす
る必要があり、最大コレクタ電流Icpkも大きく
なるようになつている。
次に、この発明の動作を従来装置と比較して説
明する。
明する。
第１図に示した従来回路の制御方式では上述の
ように、出力側で検出した出力電圧を基準電圧
Vrと比較し、その差Erの変動を帰還回路２で反
転信号に変換してトランジスタTRを制御するよ
うにしている。しかして、トランジスタTRはト
ランジスタTsのベースに直列に接続されている
ため、トランジスタTRの制御はトランジスタTs
のベース電流IBを制御することになり、これによ
りトランジスタTsのコレクタ電流Icを制御して
出力電圧Voを安定化することができる。この場
合のトランジスタTsの動作は連続的であり、そ
の動作点を図示すると第８図のようになり、この
時のトランジスタTsのコレクタ・エミツタ間電
圧VcE及びコレクタ電流Icは第９図Ａ及びＢのよ
うになる。すなわち、トランジスタTsが導通す
る動作点はＯ→Ｐに移動し、ベース電流IBの電流
増幅率をhFEとすると、コレクタ電流IcはhFE・IB
になるまで上昇を続けＰ点に達する。Ｐ点では電
流Icの増加率が減少するため、この減少作用によ
り１次巻線NPには逆起電力が生じ急速にスイツ
チオフを生じる。この時、動作点はＰ→Ｑへ迅速
に移動する。また、コレクタ・エミツタ間電圧
VcEは上昇し、代りに１次巻線Npにかかる電圧
は減少してベース電流IBが減少する。これにより
コレクタ電流Icは減少し、コレクタ電流Icによつ
て誘起されるベース巻線NBの電圧は反転してト
ランジスタTsは阻止される。Ｑ点に動作点があ
る時間にコイルのインダクタンスは蓄積エネルギ
を出力側に送出し、これが終るとIcBｏの曲線に
沿つてＯ点に戻りトランジスタは再び導通する。
動作点はこのような繰返し動作によつて第８図の
矢印方向に移動を続ける。
ように、出力側で検出した出力電圧を基準電圧
Vrと比較し、その差Erの変動を帰還回路２で反
転信号に変換してトランジスタTRを制御するよ
うにしている。しかして、トランジスタTRはト
ランジスタTsのベースに直列に接続されている
ため、トランジスタTRの制御はトランジスタTs
のベース電流IBを制御することになり、これによ
りトランジスタTsのコレクタ電流Icを制御して
出力電圧Voを安定化することができる。この場
合のトランジスタTsの動作は連続的であり、そ
の動作点を図示すると第８図のようになり、この
時のトランジスタTsのコレクタ・エミツタ間電
圧VcE及びコレクタ電流Icは第９図Ａ及びＢのよ
うになる。すなわち、トランジスタTsが導通す
る動作点はＯ→Ｐに移動し、ベース電流IBの電流
増幅率をhFEとすると、コレクタ電流IcはhFE・IB
になるまで上昇を続けＰ点に達する。Ｐ点では電
流Icの増加率が減少するため、この減少作用によ
り１次巻線NPには逆起電力が生じ急速にスイツ
チオフを生じる。この時、動作点はＰ→Ｑへ迅速
に移動する。また、コレクタ・エミツタ間電圧
VcEは上昇し、代りに１次巻線Npにかかる電圧
は減少してベース電流IBが減少する。これにより
コレクタ電流Icは減少し、コレクタ電流Icによつ
て誘起されるベース巻線NBの電圧は反転してト
ランジスタTsは阻止される。Ｑ点に動作点があ
る時間にコイルのインダクタンスは蓄積エネルギ
を出力側に送出し、これが終るとIcBｏの曲線に
沿つてＯ点に戻りトランジスタは再び導通する。
動作点はこのような繰返し動作によつて第８図の
矢印方向に移動を続ける。
このようなことから、第１図の装置では動作点
として点Ｐ前の電流の増加率の減少特性を利用し
なければならず、そのためＰ点の電圧VcEOFFが上
昇しこれを小さくすることはできなかつた。ま
た、このＰ点はコレクタ電流Icが最大値（Icpk）
であり、電圧VcEOFFと電流Icpkとの積がトランジ
スタTsの最大損失となるため、第９図Ａ及びＢ
の斜線部分を極力小さくすることが強く望まれて
いたのである。
として点Ｐ前の電流の増加率の減少特性を利用し
なければならず、そのためＰ点の電圧VcEOFFが上
昇しこれを小さくすることはできなかつた。ま
た、このＰ点はコレクタ電流Icが最大値（Icpk）
であり、電圧VcEOFFと電流Icpkとの積がトランジ
スタTsの最大損失となるため、第９図Ａ及びＢ
の斜線部分を極力小さくすることが強く望まれて
いたのである。
これに対し、第２図に示すこの発明の装置で
は、出力側に設けられた出力電圧検出回路２０及
び出力電流検出回路２１で検出した電圧（電流は
電圧に換算する）を基準電圧Vrと比較し、その
差Erの変動を帰還回路１０でパルス信号化し、
このパルス信号CssをトランジスタTsのベースに
並列に接続されたトランジスタTNのベースに印
加するようにしている。しかして、トランジスタ
TNは制御パルスCssが供給された時に導通し、こ
れによりトランジスタTsを阻止するようになつ
ている。そして、この動作点を図示すると第１０
図のようになり、この時のトランジスタTsのコ
レクタ・エミツタ間電圧VcE及びコレクタ電流Ic
は第１１図Ａ及びＢのようになる。すなわ、トラ
ンジスタTsが導通するとその動作点はIc−VcE曲
線上をＯ→Ｐに移動し、ベース電流IBは所望の最
大電流Icが得られるように設定されているので、
コレクタ電流Icは、そのベース電流Ibをパラメー
タとするトランジスタTsの導通時の飽和電圧特
性に従つて増加する。希望点Ｐに達すると同時に
トランジスタTRに制御パルスCssが入力され、ト
ランジスタTNを導電させることによつてトラン
ジスタTsのベースを接地する。かくして、それ
までベース巻線NBよりトランジスタTsのベース
に流れ込んでいたベース電流IBが零になるため、
トランジスタTsは阻止される。この時、動作点
はＰ→Ｒ→Ｑと速く移動し、Ｑ点に動作点がある
時間にコイルのインダクタンスは蓄積エネルギー
を出力側に送出し、これが終るとIcBOの曲線に沿
つてＯ点に戻りトランジスタTsは再び導通し、
以下かかる動作を繰返す。以上のことから、この
発明のコンバータ装置では動作点が希望点Ｐに達
しても、電流Icの増加率は直線上にあるため、電
圧VcEOFFは第１１図Ａの斜線部のように従来装置
（第９図Ａ参照）に比べ格段と小さくなる。かく
して、コレクタ電流Icが最大値Icpkでも電圧
VcEOFFが小さいためその損失が小さく、発熱を抑
えると共に効率を高めることができるのである。
は、出力側に設けられた出力電圧検出回路２０及
び出力電流検出回路２１で検出した電圧（電流は
電圧に換算する）を基準電圧Vrと比較し、その
差Erの変動を帰還回路１０でパルス信号化し、
このパルス信号CssをトランジスタTsのベースに
並列に接続されたトランジスタTNのベースに印
加するようにしている。しかして、トランジスタ
TNは制御パルスCssが供給された時に導通し、こ
れによりトランジスタTsを阻止するようになつ
ている。そして、この動作点を図示すると第１０
図のようになり、この時のトランジスタTsのコ
レクタ・エミツタ間電圧VcE及びコレクタ電流Ic
は第１１図Ａ及びＢのようになる。すなわ、トラ
ンジスタTsが導通するとその動作点はIc−VcE曲
線上をＯ→Ｐに移動し、ベース電流IBは所望の最
大電流Icが得られるように設定されているので、
コレクタ電流Icは、そのベース電流Ibをパラメー
タとするトランジスタTsの導通時の飽和電圧特
性に従つて増加する。希望点Ｐに達すると同時に
トランジスタTRに制御パルスCssが入力され、ト
ランジスタTNを導電させることによつてトラン
ジスタTsのベースを接地する。かくして、それ
までベース巻線NBよりトランジスタTsのベース
に流れ込んでいたベース電流IBが零になるため、
トランジスタTsは阻止される。この時、動作点
はＰ→Ｒ→Ｑと速く移動し、Ｑ点に動作点がある
時間にコイルのインダクタンスは蓄積エネルギー
を出力側に送出し、これが終るとIcBOの曲線に沿
つてＯ点に戻りトランジスタTsは再び導通し、
以下かかる動作を繰返す。以上のことから、この
発明のコンバータ装置では動作点が希望点Ｐに達
しても、電流Icの増加率は直線上にあるため、電
圧VcEOFFは第１１図Ａの斜線部のように従来装置
（第９図Ａ参照）に比べ格段と小さくなる。かく
して、コレクタ電流Icが最大値Icpkでも電圧
VcEOFFが小さいためその損失が小さく、発熱を抑
えると共に効率を高めることができるのである。
ここで、第２図に示すコンバータ装置の具体的
構成例を図示すると第１２図の通りであり、この
図において２３及び２４は比較増幅器であり、２
５は増幅器である。
構成例を図示すると第１２図の通りであり、この
図において２３及び２４は比較増幅器であり、２
５は増幅器である。
なお、上述した帰還回路１０の代りに第１３図
に示すような帰還回路３０を用いることも可能で
ある。すなわち、この例は、比較器２２からの偏
差Erの変化に対応して傾きが変化する三角波Rp
を、三角波発生回路３１でトランジスタTsの導
通期間中だけ発生させ、かかる三角波Rpをレベ
ル検出回路３２に入力して所定レベルで上述と同
様の制御パルスCsを得るようにしたものである。
ここで、三角波発生回路３１及びレベル検出回路
３２の具体的構成例を第１４図に示し、その動作
を第１５図Ａ〜Ｇのタイムチヤートを参照して説
明する。
に示すような帰還回路３０を用いることも可能で
ある。すなわち、この例は、比較器２２からの偏
差Erの変化に対応して傾きが変化する三角波Rp
を、三角波発生回路３１でトランジスタTsの導
通期間中だけ発生させ、かかる三角波Rpをレベ
ル検出回路３２に入力して所定レベルで上述と同
様の制御パルスCsを得るようにしたものである。
ここで、三角波発生回路３１及びレベル検出回路
３２の具体的構成例を第１４図に示し、その動作
を第１５図Ａ〜Ｇのタイムチヤートを参照して説
明する。
１次巻線Npによるベース巻線NBの誘導起電力
（第１５図Ｂ）をダイオードＤ２で半波整流し、
抵抗Ｒ５を介してトランジスタＴ２のベースに加
え（第１５図Ｃ）、トランジスタＴ２のコレクタ
出力をトランジスタＴ１のベースに印加する（第
１５図Ｄ）。一方、入力電源Vinには抵抗Ｒ２及
び定電圧ダイオードＺ１が接続されており、定電
圧ダイオードＺ１に並列にトランジスタＴ３、抵
抗Ｒ９及びコンデンサＣ２が接続されている。ま
た、コンデンサＣ２には並列にトランジスタＴ１
が接続されており、このトランジスタＴ１のコレ
クタ電圧VCEは第１５図Ｅのように、トランジス
タTsの導通期間（第１５図Ａの０期間）にトラ
ンジスタＴ３及び抵抗Ｒ９による等価抵抗値とコ
ンデンサＣ２とに基づく時定数で上昇し、三角波
Rpが出力される。しかして、トランジスタＴ３
のベースには比較器２２からの偏差Erが入力さ
れるため、トランジスタＴ３の等価抵抗が変わる
ことによつて三角波Rpの傾きが変化する。かく
して、得られた三角波Rp（トランジスタＴ１の
VcE）はダイオードＤ２及び定電圧ダイオードＺ
２で成るレベル検出回路３２に入力され、所定レ
ベルで切断され第１５図Ｆのような制御パルス
Csを得る。かかる制御パルスCsの間隔は比較器
２２の偏差Erに応じて変化し、このパルス間隔
がトランジスタTsの導通時間を制御することに
なる。
（第１５図Ｂ）をダイオードＤ２で半波整流し、
抵抗Ｒ５を介してトランジスタＴ２のベースに加
え（第１５図Ｃ）、トランジスタＴ２のコレクタ
出力をトランジスタＴ１のベースに印加する（第
１５図Ｄ）。一方、入力電源Vinには抵抗Ｒ２及
び定電圧ダイオードＺ１が接続されており、定電
圧ダイオードＺ１に並列にトランジスタＴ３、抵
抗Ｒ９及びコンデンサＣ２が接続されている。ま
た、コンデンサＣ２には並列にトランジスタＴ１
が接続されており、このトランジスタＴ１のコレ
クタ電圧VCEは第１５図Ｅのように、トランジス
タTsの導通期間（第１５図Ａの０期間）にトラ
ンジスタＴ３及び抵抗Ｒ９による等価抵抗値とコ
ンデンサＣ２とに基づく時定数で上昇し、三角波
Rpが出力される。しかして、トランジスタＴ３
のベースには比較器２２からの偏差Erが入力さ
れるため、トランジスタＴ３の等価抵抗が変わる
ことによつて三角波Rpの傾きが変化する。かく
して、得られた三角波Rp（トランジスタＴ１の
VcE）はダイオードＤ２及び定電圧ダイオードＺ
２で成るレベル検出回路３２に入力され、所定レ
ベルで切断され第１５図Ｆのような制御パルス
Csを得る。かかる制御パルスCsの間隔は比較器
２２の偏差Erに応じて変化し、このパルス間隔
がトランジスタTsの導通時間を制御することに
なる。
ここで、第１３図及び第１４図に示した帰還回
路３０を用いた場合のコンバータ装置の具体的構
成例を示すと第１６図のようになる。第１６図に
おいて、３４は比較増幅器であり、３５は増幅器
である。
路３０を用いた場合のコンバータ装置の具体的構
成例を示すと第１６図のようになる。第１６図に
おいて、３４は比較増幅器であり、３５は増幅器
である。
以上本発明につき好的な実施例を挙げて種々説
明したが、本発明はこの実施例に限定されるもの
ではなく、発明の精神を逸脱しない範囲内で多く
の改変を施し得るのはもちろんのことである。
明したが、本発明はこの実施例に限定されるもの
ではなく、発明の精神を逸脱しない範囲内で多く
の改変を施し得るのはもちろんのことである。
第１図は従来のコンバータ装置の一例を示す回
路構成図、第２図はこの発明の一実施例を示す回
路構成図、第３図はその一部を詳細に示すブロツ
ク図、第４図は第３図における三角波発生回路の
具体例を示す回路図、第５図Ａ〜Ｅはその動作例
を示すタイムチヤート、第６図は比較器１２の動
作を説明するための図、第７図Ａ〜Ｇは第２図の
動作例を示すタイムチヤート、第８図は第１図の
装置の動作点の様子を示す図、第９図Ａ，Ｂはそ
のコレクタ・エミツタ間電圧VcE、コレクタ電流
Icの波形図、第１０図は第２図の装置の動作点の
様子を示す図、第１１図Ａ，Ｂはそのコレクタ・
エミツタ間電圧VcE、コレクタ電流Icの波形図、
第１２図は第２図の具体構成例を示す回路図、第
１３図はこの発明に用いる帰還回路の他の例を示
すブロツク図、第１４図は第１３図における三角
波発生回路の具体例を示す回路図、第１５図Ａ〜
Ｇはその動作例を示すタイムチヤート、第１６図
は第１３図の帰還回路を用いた場合のコンバータ
装置の具体的構成例を示す回路図である。 １……比較器、２……帰還回路、１０……帰還
回路、１１……三角波発生回路、１２……比較
器、１３……増幅器、２０……出力電圧検出回
路、２１……出力電流検出回路、２２……比較
器、２３，２４……比較増幅器、２５……増幅
器、３０……帰還回路、３１……三角波発生回
路、３２……レベル検出回路、３３……増幅器。
路構成図、第２図はこの発明の一実施例を示す回
路構成図、第３図はその一部を詳細に示すブロツ
ク図、第４図は第３図における三角波発生回路の
具体例を示す回路図、第５図Ａ〜Ｅはその動作例
を示すタイムチヤート、第６図は比較器１２の動
作を説明するための図、第７図Ａ〜Ｇは第２図の
動作例を示すタイムチヤート、第８図は第１図の
装置の動作点の様子を示す図、第９図Ａ，Ｂはそ
のコレクタ・エミツタ間電圧VcE、コレクタ電流
Icの波形図、第１０図は第２図の装置の動作点の
様子を示す図、第１１図Ａ，Ｂはそのコレクタ・
エミツタ間電圧VcE、コレクタ電流Icの波形図、
第１２図は第２図の具体構成例を示す回路図、第
１３図はこの発明に用いる帰還回路の他の例を示
すブロツク図、第１４図は第１３図における三角
波発生回路の具体例を示す回路図、第１５図Ａ〜
Ｇはその動作例を示すタイムチヤート、第１６図
は第１３図の帰還回路を用いた場合のコンバータ
装置の具体的構成例を示す回路図である。 １……比較器、２……帰還回路、１０……帰還
回路、１１……三角波発生回路、１２……比較
器、１３……増幅器、２０……出力電圧検出回
路、２１……出力電流検出回路、２２……比較
器、２３，２４……比較増幅器、２５……増幅
器、３０……帰還回路、３１……三角波発生回
路、３２……レベル検出回路、３３……増幅器。
Claims (1)
- 【特許請求の範囲】 １ コンバータの１次巻線に接続されたスイツチ
ング用トランジスタと、このスイツチング用トラ
ンジスタのベースに接続されたシヤント用のシヤ
ントトランジスタと、前記コンバータの発振周波
数に同期した三角波を発生する三角波発生回路
と、前記コンバータの出力電流又は出力電圧を検
出して基準電圧との偏差信号を出力する比較検出
回路と、前記三角波及び偏差信号のレベルを比較
して制御パルスを出力する比較回路とを具え、前
記制御パルスによつて前記シヤントトランジスタ
をオンオフ制御し、前記スイツチング用トランジ
スタの阻止時における損失を減少するようにした
ことを特徴とする自励発振式コンバータ。 ２ コンバータの１次巻線に接続されたスイツチ
ング用トランジスタと、このスイツチング用トラ
ンジスタのベースに接続されたシヤント用のシヤ
ントトランジスタと、前記コンバータの出力電流
又は出力電圧を検出して基準電圧との偏差信号を
出力する比較検出回路と、前記偏差信号に対応し
た傾きで前記コンバータの発振周波数に同期した
三角波を発生する三角波発生回路と、前記三角波
を所定レベルで切断して制御パルスを出力するレ
ベル検出回路とを具え、前記制御パルスによつて
前記シヤントトランジスタをオンオフ制御し、前
記スイツチング用トランジスタの阻止時における
損失を減少するようにしたことを特徴とする自励
発振式コンバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188480A JPS56139079A (en) | 1980-03-31 | 1980-03-31 | Self-excitation oscillation type converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188480A JPS56139079A (en) | 1980-03-31 | 1980-03-31 | Self-excitation oscillation type converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56139079A JPS56139079A (en) | 1981-10-30 |
| JPS631030B2 true JPS631030B2 (ja) | 1988-01-11 |
Family
ID=12620696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4188480A Granted JPS56139079A (en) | 1980-03-31 | 1980-03-31 | Self-excitation oscillation type converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56139079A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190275A (ja) * | 1982-04-30 | 1983-11-07 | Toshiba Corp | 昇圧チヨツパの制御装置 |
-
1980
- 1980-03-31 JP JP4188480A patent/JPS56139079A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56139079A (en) | 1981-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100733667B1 (ko) | Ｄｃ 컨버터 | |
| JPS607909B2 (ja) | スイツチモ−ド電源回路 | |
| JPH0697841B2 (ja) | 電力スイッチング回路 | |
| US4823023A (en) | Transistor with differentiated control switching circuit | |
| JPS631030B2 (ja) | ||
| JP2532355B2 (ja) | インバ−タ装置 | |
| JPH05260747A (ja) | スナバ回路 | |
| JP3227637B2 (ja) | 電源回路 | |
| JPH0416638Y2 (ja) | ||
| JPS5840797Y2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0614545A (ja) | スイッチングレギュレータ | |
| JPH0635661Y2 (ja) | スイッチングレギュレータ | |
| JPS6219404Y2 (ja) | ||
| KR820002238B1 (ko) | 직류-직류 변환기 | |
| JPS634424B2 (ja) | ||
| JPS604672B2 (ja) | スイツチングレギユレ−タ | |
| JPH0530744A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2554158B2 (ja) | マグアンプ回路 | |
| JPH0231913Y2 (ja) | ||
| JPS6022693Y2 (ja) | 水平出力装置 | |
| JPH0226228Y2 (ja) | ||
| JPS6364149B2 (ja) | ||
| JPH0832170B2 (ja) | 電圧共振型スイッチング電源装置 | |
| JPH07118912B2 (ja) | フォワード形ｄｃ―ｄｃコンバータ | |
| JPH0624436B2 (ja) | スイツチングレギユレ−タの電流制限回路 |