JPS63103477A - 最小ビツト反転周期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、少なくともＰ　ＣＭ倍信号単一周波数信号
が時分割記録された記録媒体を再生する再生装置、たと
えば回転ヘッド式のデジタルオーディオチーブレコーダ
に設けられ、再生されたＰＣＭ信号の最小ビット反転周
期を検出する最小ビット反転周期検出回路に関する。

〔従来の技術〕

従来、この種再生装置の１例である回転ヘッド式のデジ
タルオーディオテープレコーダは、几−ＤＡＴと呼ばれ
、記録媒体を形成する磁気テープのヘリカルスキャン記
録される各トラックに、ＰＣＭオーディオ領域、サブコ
ード領域、トラッキング領域が時分割形成されている。

そして、ＰＣＭオーディオ領域には、主情報を形成する
音声情報のＰＣＭ信号が記録され、サブコード領域には
副情報を形成する映像あるいは音声情報のＰＣＭ信号が
記録され、トラッキング領域にはＡＴＦと呼ばれる再生
トラッキング制御用のパイロット信号が記録される。

また、各トラックのトレース始、終端および各領域の間
には、重ね記録の防止などを図るため、単一周波数信号
が記録されたマージン領域が設けられている。

そして、磁気テープは、１対の回転ヘッドの交互スキャ
ンにより、テープ速度および走行方向が記録時と同一の
標準再生モードあるいは、テープ速度および走行方向の
いずれか一方または両方が記録時と異なる特殊再生モー
ドで再生される。

このとき、標準再生モードであれば、テープの各トラッ
クが順次にヘリ力ルヌキャンされ、各１スキヤンの再生
信号は、各１トラツクに記録された信号を順次に再生し
た信号になり、特殊再生モードであれば、１スキヤンに
よってテープの複数のトラックが斜めに横切ってスキャ
ンされるため、各１ヌキヤンの再生信号は、複数のトラ
ックそれぞれの一部に記録された信号を合成した信号に
な　　“る。

そして、再生されたＰＣＭ信号（以下再生ＰＣ八へ信号
と称する）は、その最小ビット反転周期が、再生モード
によって異なるとともに、再生中のテープ速度の変動な
どによって変化する。

したがって、再生モードなどによらず２再生信号から再
生ＰＣＭ信号を正確に抜取って再生処理するには、たと
えば、再生ＰＣＭ信号の最小ビット反転周期に追従して
再生ＰＣＭ信号の抜取りクロック生成回路を制御し、再
生ＰＣＭ信号の抜取りクロックの周波数を最小ビット反
転周期に追従して可変制御する必要がある。

そして、特願昭６１−１２６７１９号の出願の明細書お
よび図面には、つぎに説明する第１あるいは第２の構成
の最小ビット反転周期検出回路（チャンネルクロック周
波数検出器）を設け、該検出回路の最小ビット反転周期
に比例した電圧の検出信号にもとづき、抜取りクロック
生成回路の電圧制御発振器の発振周波数可変範囲を再生
モードに応じて移動可変し、再生モードによらず、抜取
りクロックの周波数を常に再生ＰＣＭ信号の最小ビット
反転周期に追従して制御することが記載されている。

つぎに、第１．第２の構成の最小ビット反転周期検出回
路それぞれを説明する。

まず、第１の構成の最小ビット反転周期検出回路を説明
する。当該検出回路はほぼ第１３図に示すように横殴さ
れ、同図において、（１）は回転ヘッドの再生信号（以
下ＩｔＦ信号と称する）の入力端子、（２）はヘッド切
換え用のパルス信号（以下ＳＷ倍信号称する）の入力端
子、（３）　、　（４）は入力端子（１）に接続された
周波数／＠圧変換回路、ＡＭ検波回路、（５）は非反転
入力端子（＋）が検波回路（４）に接続された電圧比較
回路であり、反転入力端子←）に基準電圧端子（６１の
オン・トラック状態検出用の基準電圧が印加されている
。

（７）は入力端子（２）に接続されたゲート回路、（８
）は比較回路（５）、ゲート回路（７）の出力信号が入
力されるアンドゲート、（９）はアンドゲート（８）の
出力信号によって変換回路（３）の出力信号をサンプル
ホールドするサンプルホールトロ路であり、ホールド信
号を検出出力端子ａＱに出力する。

そして、第１３図の検出回路は、前述のマージン領域に
記録された単一周波数信号の再生周波佐の変動から再生
ＰＣＭ信号の最小ビット反転周期の変動を検出する。

すなわち、入力端子（１）　、　（２１に第１４図（ａ
）　、　（１））のＲＦ倍信号ＳＷ倍信号入力されると
、変換回路（３）によってＲＦ倍信号周波数が電圧に変
換されるとともに、変換回路（４）によってＲＦ倍信号
八人１検波され、変換回路（４）から比較回路（５）に
同図（ｃ）の検波信号が出力される。

さらに、変換回路（４）の検波信号の電圧と、入力端子
（６）の基準電圧、すなわち第１４図（Ｃ）の１点鎖線
の基準電圧が比較回路（５）によって比較され、このと
き比較回路（５）からは、同図（ｄ）に示すように、オ
ン・トラック状態のＲＦ信号期間のパルス幅のゲート信
号が出力される。

また、入力端子（２）のＳ　Ｗ信号にもとづき、ゲート
回路（７）は第１４図（ｅ）のゲート信号、すなわち検
出すべき単一周波数信号が記録てれたマージン領域の再
生予想期間のパルス幅のゲート信号を形成して出力する
。

そして、比較回路（５）、ゲート回路（７）のゲート信
号が重なる期間、すなわち検出すべき単一周波数信号の
再生検出期間に、アンドゲート（８）からサンプルホー
ルド 出力され、該ゲート信号により、サンプルホールド回路
（９）が変換回路（３）の出力信号をサンプルホールド
し、このとき変換回路（３）の出力信号の電圧がＲＦ倍
信号含まれた単一周波数信号の再生周波数に応じて変化
するため、サンプルホールド回路（９）から出力端子Ｇ
Ｏに出力されるホールド信号の電圧も、単一周波数信号
の再生周波数に応じて変化し、該ホールド信号が再生Ｐ
ＣΔ（信号の最小ビット反転周期の検出信号になる。

なお、出力端子Ｑ（ｌの信号は、電圧制御発振器のＰＬ
Ｌ制御回路内の加算器に入力でれ、該加算器により、Ｐ
ＬＬ制御によって形成された制御電圧信号と出力端子（
１０の信号とが加算され、加算器の出力信号により、電
圧制御発振器が制御される。

つぎに、第２の構成の最小ビット反′転周期検出回路を
説明する。当該検出回路は、回転ヘッドの回転速度すな
わちスキャン速度の検出信号とテープ走行速度の検出信
号とにもとづき、予め設定された演算式の演算を行なう
演算回路からなり、演算によって出力端子（１Ｇの信号
と同様の信号を出力する。

すなわち、几−ＤＡＴには、再生モードによらず、再生
ＰＣＭ信号に追従して抜取りクロックの周波数を制御し
、再生ＰＣＭ信号の再生を行なうため，従来、前述の第
１あるいは第２の構成の最小ビット反転周期検出回路が
設けられている。

なお、抜取りクロックの周波数を制御する代わりに、た
とえば最小ビット反転周期検出回路の検出信号により、
再生サーボ回路を制御して回転ヘッドのスキャン速度を
制御し、テープとヘッドの相対速度を、再生ＰＣＭ信号
に追従して可変制御し、再生ＰＣＭ信号を再生すること
も可能である。

また、Ｒ−　Ｄ　Ａ　Ｔ以外の回転ヘッド式のテープレ
コーダおよびディスク再生装置などのこの種再生装置，
すなわち少なくともＰＣＭ信号と単一周波数信号が時分
割記録された磁気テープ、磁気ディスクなどの記録媒体
を再生する再生装置においても、再生Ｐ　Ｃ　Ｍ信号の
再生などを行なうため、前述の第１、第２の構成の最小
ビット反転周期検出回路と同様の最小ビット反転周期検
出回路を設ける必要がある。

〔発明が解決しようとする問題点〕

ところで、前記第１の構成の最小ビット反転周期検出回
路の場合、ＲＦ倍信号ＡＭ検波レしルが。

テープの材質，記録状態の違いおよびＲＦ倍信号ドロッ
プアウト、経年変化などによっても変化するため、比較
回路（５）のゲート信号を正確に形成することが困難に
なるとともに、ゲート回路（７）のゲート信号が、Ｓ　
Ｗ信号を基準にして形成されているため、検出すべき単
一周波数信号の記録されたマージン領域が狭いときなど
には、ゲート回路（７）のゲート信号を正確に形成する
ことも困難になる。

シタがって、サンプルホールド回路（９）により、検出
すべき単一周波数信号の記録されたマージン領域のＲＦ
倍信号もとづく変換回路（３）の出力信号のミラ正確に
サンプルホールドすることができず、最小ビット反転周
期の検出が正確に行なえない問題点がある。

また、第２の構成の最小ピット反転周期検出口なる問題
点があるとともに、ＲＦ倍信号用いずに、回転ヘッドの
スキャン速度の検出信号とテープ速度の検出信号とによ
って間接的に最小ビット反転周期を検出するため、検出
精度をある程度以上に高めることが困難になり、第１の
構成の場合と同様、最小ビット反転周期の検出が正確に
行なえない問題点がある。

〔問題点を解決するだめの手段〕

この発明は，前記の諸点に留意してなをれたものであり
、少なくともＰＣＭ信号，単一周波数信号が時分割記録
された記録媒体を再生する再生装置に設けられ、再生さ
れた前記ＰＣＭ信号の最小ビット反転周期を検出する最
小ビット反転周期検出回路において、 ≠会得生信号の周波数を電圧に変換し、前記再生信号の
周波数に比例して変化する電圧信号を出力する周波数／
電圧変換部と、 前記電圧信号と前記単一周波数信号の再生周波数範囲の
検出基準電圧の比較および前記電圧信号の変動電圧と前
記電圧信号の平坦部の検出基準電圧の比較にもとづき、
前記単一周波数信号による前記電圧信号の平坦部を検出
して検出パルスを出力する平坦部検出部と。

前記検出パフレスにもとづき前記平坦部の前記電圧信号
をサンプルホールド部し、ホールドした電圧信号を前記
最小ビット反転周期の検出信号として出力するサンプル
ホールド 備えたことを特徴とする最小ビット反転周期検出回路で
ある。

〔作　用〕

したがって、周波数／電圧変換部により、再生信号の周
波数が電圧に変換されるとともに、平坦部検出部により
、周波数／電圧変換部の電圧信号の電圧および該電圧信
号の変動電圧の検出にもとづき、ヘッド切換信号などか
らゲート信号を生成することなく、単一周波数信号によ
る電圧信号の平坦部が検出される。

さらに、平坦部検出部の検出パフレスにもとづき、サン
プルホールド部により、検出された平坦部の電圧信号が
サンプルホールドされ、再生されたＰＣＭ信号の最小ビ
ット反転周期に比例した電圧の検出信号がサンプルホー
ルド部から出力てれ、最小ビット反転周期が検出される
。

〔実施例〕

つぎに、この発明を．その実施例を示した第１図ないし
第１２図とともに詳細に説明する。

（第１実施例） まず、第１実施例を示しだ第１図ないし第８図について
説明する。

第１図はＲ−ＤＡＴに適用した場合を示し、同図例おい
て、αＢは再生信号の入力端子、（６）は入力端子ｑυ
に接続された周波数／電圧変換部、ＣＩ４は変換部（２
）に接続された平坦部検出部、（１４）は検出部（至）
に接続されたゲートパルス発生回路、αＱは変換部（２
）の出力信号を発生回路α司のサンプフレゲート信号に
よってサンプルホールドするサンプルホールド回路であ
り、発生回路Ｑ４）とともにサンプルホールド部Ｑｆｊ
を形成する。

そして、変換部亜は第２図に示すように、比較器０η，
単安定マルチバイグレータ（以下Ｍ　Ｍと称する）（ト
）、低域通過フィルり（１１からなり、入力端子０時の
再生信号，すなわち回転ヘッドのＲＦ倍信号ＦＭ復調回
路を形成する。

ところで、標準再生モードのときの入力端子（１）のＲ
Ｆ倍信号、回転ヘッドの各１スキヤン毎に第３図（ａ）
に示すように、各１トラツクに記録された信号になる。

なお、第３図（ａ）において、（　Ａ）　、　Ｃ　Ｂ）
はトレース始，終端のマージン領域、（Ｃ）はＰＣＭオ
ーディオ領域、（Ｄ）、（Ｅ）はそれぞれサブコード領
域、（Ｆ）。

（Ｇ）はそれぞれトラッキング領域、（Ｅ（）、　（Ｉ
）、（Ｊ）はそれぞれ中間のマージン領域でるる。

そして、領域（Ｃ）、（Ｄ）、（Ｅ）にはそれぞれＰＣ
Ｍ信号が記録され、領域（　Ｆ）　、　ＣＧ）にはそれ
ぞれパイロット信号が記録され、領域（Ａ）、（Ｂ）Ｉ
Ｈ）、（Ｉ）、（Ｊ）にはそれぞれマージン用の単一周
波数信号が記録される。

なお、領域（、　Ｆ）　、　（Ｇ）のパイロット信号は
、各１−局波数信号，すなわち検出に用いない単一周波
信号より高周波数の信号である。

一方、特殊再生モードのとき，たとえば正方向に高速再
生するサーチモードのときの入力端子（１ンのＲＦ倍信
号、回転ヘッドの１スキヤン毎にほぼ第４図（ａ）に示
すように、複数のトラックを斜めに横切って得た信号に
なり、このとき図中の（Ａ）’。

ＣＢ）’　、−、　（Ｉ　）’　、（Ｊ）’が第３図（
ａ）の各領域（Ａ）、（Ｂ）。

・・・、　（Ｉ）、（Ｊ）それぞれに対応する領域の信
号部分になるとともに、逆アジマス部分などのスキャン
によって再生レベルが大きく変動する。

そして、比較器ａ力は第８図（ａ）、第４図（ａ）のス
レッシレベルＶｓにもとづき、入力されたＲＦ倍信号ｍ
埋０．Ｉのデジタル信号に変換し、ＭＭ（至）は、比較
器０ηの出力信号にもとづき、出力信号のデユーティサ
イクルが、入力されたＲＦ倍信号周波数に応じて変化す
る。

さらに、Ｍ　Ｍ　（１印の出力信号が入力されるフィル
タ０９は、単一周波数信号の検出に必要な低周波成分の
みを抽出し、このときフィルタミツの出力信号の電圧が
抽出した低周波成分の周波数に比例して変化する。

すなわち、変換部（２）はＲＦ倍信号周波数を電圧に変
換し、単一周波数の検出に必要な低周波成分の周波数を
電圧に変換した電圧信号を出力する。

そして、第３図（ａ）、第４図（ａ）のＲＦ倍信号対す
る変換部αつの電圧信号は第３図（ｂ）、第４図（ｂ）
それぞれに示すようになり、単一周波数信号の部分では
再生周波数が一定になるため、基本的には一定レベルに
なるが、たとえば第４図（１））の変動部（α）に示す
ように、ＲＦ倍信号レベルが低いときなどにはレベル変
動が生じる。

つぎに、変換部（６）の電圧信号が入力される検出部０
３は第５図に示すように、４個の比較器（イ）、（２１
１゜■、＠と、コンデンサ（ＣＩ）、抵抗（Ｒ１）が形
成する微分回路（２４Ｉと、抵抗（Ｒ２）　、コンデン
サ（Ｃ２）が形成する充電回路内と、波形整形用ゲート
■とからなる。なお、図中の（十Ｂ）は正電源電圧端子
である。

そして、比較器−，Ｑ１）は単一周波数信号の再生周波
数範囲の電圧信号を検出するために設けられ、比較器−
の非反転入力端子（＋）、比較器（２ＩＩの反転入力端
子（−）に、基準電圧端子（イ）、（図の検出基準電圧
、すなわち単一周波数信号の最大、最小周波数の電圧信
号の電圧Ｖｈ、ＶＯそれぞれが印加されている。

また、比較器に、（２３Ｉは電圧信号の平坦部を検出す
るために設けられ、比較器−の非反転入力端子（＋）、
比較器Ｇの反転入力端子（−）に、基準電圧端子器、Ｃ
３０＋の検出基準電圧、すなわち単一周波数信号にもと
づく電圧信号のゆるやかな電圧変動範囲の正、負限界の
電圧Ｖｐ、Ｖｎそれぞれが印加されている。

そして、変換部＠の電圧信号は、比較器−の反転入力端
子（−）２比較器因の非反転入力端子（＋）それぞれに
入力されるとともに、微分回路内で微分された後、比較
器のの反転入力端子（−）、比較器１２３）の非反転入
力端子（＋）それぞれに入力される。

いま、第６図（ａ）に示すように、たとえば第３図（ｂ
）の領域（Ｊ）の部分の電圧信号が検出部αＪに入力さ
れたとする。

なお、第６図（ａ）の時間軸は第３図（ｂ）より伸張さ
れている。また、第６図（ａ）の（β）、（γ）はノイ
ズなどによる変動部を示す。

そして、比較器−，［２１＋により、電圧信号の電圧が
Ｖｈ〜ｖ６の範囲の電圧か否かが検出され、ｖｈ〜Ｖｌ
の範囲の電圧であれば、比較器（イ）、　１２１１の出
力段のトランジスタが共にオフする。

まだ、第６図（ａ）の電圧信号にもとづき、微分回路内
から比較器の、のに同図（ｂ）の微分信号が入力され、
比較器の、（２３１により、微分信号の電圧がＶｐ〜Ｖ
ｎの範囲の電圧であるか否かが検出され、Ｖｐ〜Ｖｎの
範囲の電圧であれば、比較器ｔｎ、（２３１の出力段の
トランジスタが共にオフする。

したがって、電圧信号の電圧がｖｈ〜Ｖ６の範囲の電圧
になり、かつ電圧信号の変動電圧がＶｐ〜Ｖｎの範囲の
電圧になるとき、すなわち単一周波数信号による平坦部
の電圧になるときにのみ、すべての比較器（４）〜のの
終段のトランジスタがオフする。

ところで、各比較器端〜（２３１の終段のトランジスタ
は、エミッタがアースされるとともにコレクタが抵抗（
Ｒ２）　、コンデンサ（Ｃ２）の接続点に接続されてい
る。

そして、すべての比較器−〜Ｃ３１の終段のトランジス
タがオフしたときにのみ、第６図（Ｃ）に示すようにコ
ンデンサ（Ｃ２）が充電され、比較器（イ）〜ののいず
れか１つでも終段のトランジスタがオンすれば、コンデ
ンサ（Ｃ２）は直ちにリセットされて放電する。

さらに、コンデンサ（Ｃ２）が一定期間充電されて充電
電圧が第６図（Ｃ）に示すゲー）　２６１のスレツシレ
ベ）ｖ　Ｖｓ　’に達すると、ゲート■の出力信号は同
図（ｄ）に示すようにハイレベルに立上り、コンデンサ
（Ｃ２）がリセットされて放電されるまでの間、ゲート
のの出力信号がハイレベルに保持される。

すなわち、検出部側は、単一周波数信号による電圧信号
の平坦部を検出し、このときノイズなどによって電圧信
号がサンプルホールド部ＱＱのサンプルホールド期間に
変動するのを防止するだめ、電圧信号が前述の一定期間
以上平坦になる平坦部の検出時にのみ、ゲート■の出力
信号からなるハイレベルの検出パルスを出力する。

つぎに、発生回路α→、サンプルホールド回路αＱは第
７図に示すように構成され、発生回路ａ→がＭＭ　Ｃ３
］）　カラなり、サンプルホールド回路α９が第１゜第
２サンプルホールド回路ｔ３２）　、　（３３＋からな
る。

そして、ＭＭＣ３］）は検出パルスの立上りによってト
リガされ、時定数によって設定される期間τ。

すなわちサンプルホールドに必要な期間τだけ、Ｑ出力
端子（ｑ）がハイレベルになるとともにる出力端子（ｑ
）がローレベルになり、る出力端子（ｑ）から第１サン
７’ｙｖホールド回路＋３２１にサンプルボールド用の
第１ゲート信号Ｇａを出力し、Ｑ出力端子（ｑ）から第
２サンプルホールド回路別）にサンプルホールド用の第
２ゲート信号Ｇｂを出力する。

また、縦列接続された両すンプルホールド回路□□□、
　＋３３１は、たとえばサンプルホールドチ、コンデン
サおよび出力バッファ用のアンプを用いて同一に構成さ
れるとともに、第１，第２ゲート信号Ｇａ，Ｇｂにより
、相互に逆にサンプルモードとホールドモードに制御さ
れる。

なお、サンプルホールド回路（３２）は、第１ゲート信
号Ｇａのハイレベルの間にサンプルホールド用のスイッ
チがオンしてサンプルモードになり、サンプルホールド
回路３３）は、第２ゲート信号Ｇｂのハイレベルの間に
サンプルホールド用のスイッチがオンしてサンプフレモ
ードになる。

そして、サンプルホールド回路＋３１５に第８図（ａ）
に示す第３図（ｂ）の領域（Ｊ）の部分の電圧信号が入
力されるときは、第６図（ｄ）の検出パルス、すなわち
第８図（ｂ）に示す検出パルスがＭ　Ｍ　（３］）に入
力され、このときＭＭｅ３υのる出力端子ａ）から出力
される同図（Ｃ）の第１ゲート信号Ｇａにもとづき、サ
ンプルホールド回路（？ｚは、検出パルスの前縁から期
間τだけホールドモードになる。

したがって、サンプルホールド 号は、同図（ｄ）に示すように検出パルスの前縁から期
間τに、検出パルスの直前に入力された電圧信号，すな
わち検出された平坦部の電圧信号になる。

さらに、検出パルスにもとづきＭＭ（３υのＱ出力端子
（ｑ）からサンプルホールド回路（３３）に出力される
第８図（ｅ）の第２ゲート信号Ｇｂにもとづき、サンプ
ルホールド にのみ、サンプルホールド ドになる。

したがって、サンプルホールド回路ｉ３３１の出力信号
は、第８図（ｒ）に示すように、サンプルホールド回路
ｉ３３）のホールドモードの出力信号，すなわち検出さ
れた平坦部の信号になり、その電圧が単一周波数信号の
再生周波数に正確に比例して変化する。

すなわち、サンプルホールド部αＧは、検出部α場の検
出パルスにもとづき、検出された平坦部の電圧信号をサ
ンプルホールド ホールド回路！（８）の出力信号の電圧が単一周波数信
号の再生周波数に比例して変化し、単一周波数信号の再
生周波数が再生ＰＣＭ信号の最小ビット反転周期に比例
するため、ホールドした電圧信号であるサンプルホール
ド回路（３３）の出力信号を、再生ＰＣＭ信号の最小ビ
ット反転周期の検出信号として出力する。

そして、第１図の最小ビット反転周期検出回路の場合は
、ヘッド切換パルス信号などを用いることなく、ＲＦ倍
信号変換した変換部（２）の電圧信号のみを用いて、単
一周波数信号にもとづく電圧信号の平坦部を直接検出す
るとともに、検出した平坦部の電圧信号をサンプルホー
ルド ト反転周期を検出するため、ＲＦ倍信号再生レベ／Ｌ／
ＣＡＭ検波しベ／Ｌ／　）がテープの材質，記録状態の
違いなどによって変化しても、正確かつ確実に最小ビッ
ト反転周期を検出することができる。

また、複雑な演算回路などを必要としないため、構成が
簡素化して安価になるとともに、たとえばヘッド切換パ
ルス信号を用いるときなどに比して、調整なども簡素化
する。

ところで、比較器（ｎ　、　ｆ２１＋の比較にもとづき
、電圧端子方、＠の検出基準電圧Ｖｈ、Ｖ６によって設
定されるｖｂ〜Ｖ６の範囲の電圧信号、すなわち単一周
波数信号の再生周波数範囲の電圧信号の平坦部を検出す
るため、ｖｈ〜Ｖｌの範囲外の電圧になるＰＣＭ信号、
パイロット信号などの電圧信号の平坦部を誤検出するこ
とがない。

そして、単一周波数信号と異なる単一周波数のパイロッ
ト信号にもとづく誤検出が防止されるため、Ｒ−Ｄ　Ａ
　Ｔ以外の再生装置に適用した場合、たとえば再生信号
に、Ｐ　ＣＭ信号、検出すべき単一周波数信号とともに
、周波数の異なる１つまたは複数の検出しない単一周波
数の信号が含まれていても、検出しない各単一周波数の
信号の再生周波数範囲の電圧がＶｈ　−Ｖｌに重ならな
い限り、検出すべき単一周波数信号にもとづく電圧信号
の平坦部を正確に検出し、再生ＰＣＭ信号の最小ピット
反転周期を正確に検出することができる。

（第２実施例） つぎに、第２実施例を示した第９図ないし第１１図につ
いて説明する。

第９図において、第１図ないし第８図と同一記号は同一
のものを示し、第１実施例と異なる点は、第１図のゲー
トパルス発生回路０弔の代わりに、第１、第２ゲートパ
ルス発生回路（３４１、０１５１およびリセット回路（
７）からなるゲートパルス発生回路３７）を設けた点で
ある。

そして、発生回路＋３４１　、１３５１およびリセット
回路（至）は第１０図に示すように構成され、同図にお
いて、μｓ、　（３９＋　、　Ｉ４０１は型番７４　Ｉ
（ＣＩ　２８の集積回路からなるＭＭであり、それぞれ
時定数用の抵抗（Ｒ８）、（Ｒ４）　。

（Ｒ５）およびコンデンサ（Ｃ３）、　（Ｃ４）、（Ｃ
５）によって時定数が設定されるとともに、クリア端子
＜ｃｅ）が電源端子（十Ｂ）に接続され、Ｍ　Ｍ　ｆ３
８１の立上りトリガ端子（ｉ）に変換部（至）の検出パ
ルスが入力される。

（４１）は型番７４ＨＣ７４の集積回路からなるフリッ
プフロップ（以下ＦＦと称する）であり、データ入力端
子（ｄ）、クリア端子（Ｃ６）に検出部（至）の検出パ
ルスが入力されるとともに、クロック端子にＭＭＱＯＩ
のる出力端子苗）の出力信号が入力され、唖出力端子α
）の出力信号をＭ　Ｍ　’３９ｉの立下りトリガ端子（
ｉ）に出力する。

（４２１，ｔ、４３＋はＭ　Ｍ　！３８１のＱ出力端子
（Ｑ）　、　Ｍ　Ｍ　（３９１のＱ出力端子α）それぞ
れに接続されたインバータであり、インバータ！４ｚカ
ラサンプルホールド回路ｔ３ａに第１ゲート信号Ｇａの
代わりの第３ゲート信号Ｇｃが出力され、インバータ（
転）からサンプルホールド回路Ｇ３１に第２ゲート信号
ＧｂＯ代わりの第４ゲート信号Ｇｄが出力される。

なお、ＭＭ曽の立下りトリガ端子（Ｔ）はアースされ、
Ｍ　Ｎ　ｉ３り！　、顛の立上りトリガ端子（ｉ）およ
びＦＦＨｎのプリセット端子（ｐｒ）は電源端子（十Ｂ
）に接続されている。

また、Ｍ　Ｍ　！３＆！のる出力端子Ｇ）がＭ　Ｍ　（
４■の立下りトリガ端子（Ｔ）に接続され、Ｍ　Ｍ　ｆ
３９）の頂出力端子面と電源端子（十Ｂ）との間にはプ
ルアップ用の抵抗（Ｒ６）が設けられている。

そして、入力端子α刀に第１１図（ａ）に示す電圧信号
、すなわちＲＦ倍信号レベル低下、ノイズなどにもとづ
く変動部（δ）が単一周波数信号の領域に存在する電圧
信号が入力された場合、検出部餞において比較器輸〜の
の伝達時間などにもとづき、充電回路に１の充、放電に
遅れが生じるため、正確には、充電電圧が同図（ｂ）に
示すように遅れ時間ΔＴだけ遅れて変化し、そのため、
検出パルスの立上り、立下りが同図（Ｃ）に示すように
ΔＴだけ遅れて出力され、このとき検出パルスの立上り
が変動部（δ）の位置までずれることがある。なお５第
１１図（ｂ）。

（ｅ）のｔｓ　、　ｔｓ’は充電電圧がスレッシレベル
Ｖｓ’に達して検出パルスが立上るタイミングそれぞれ
を示す。

ところで、第１実施例の場合、検出パルスの立上りによ
って第１．第２ゲート信号Ｇａ、Ｇｂが反転し、サンプ
ルホールド回路＋３ｚ、　（３（至）がホールドモード
、サンプルモードそれぞれになるだめ、たとえば検出パ
ルスの立上りｔｓが変動部（δ）の位置までずれると、
サンプルホールド部αＱのホールド電圧が、変動部（δ
）の乱れた電圧になり、最小ビット反転周期を誤検出す
る恐れがある。

そこで、この実施例では、とくにリセット回路（至）を
設け、検出パルスが立上りから遅れ時間ΔＴより少し長
い期間ΔＴ′内に立下がらないときにのみ、サンプルホ
ールド回路（３３）をホールドモードに制御し、前述の
誤検出を防止する。

すなわち、第１０図において、第１１図（Ｃ）の検出パ
ルス信号がＭ　Ｍ　！３８１に入力されると、Ｍ　Ｍ　
ＧＦＡは検出パルスの立上りｔｓ　、　ｔｓ’それぞれ
でトリガされ、抵抗（Ｒ８）　、コンデンサ（Ｃ３）に
よって設定てれる期間τ′だけ、Ｍ　Ｍ　＋３８ｉのＱ
出力端子（ｑ）の呂カ信号、Ｇ出力端子（ｑ）の出力信
号がハイレベル、ローレベルそれぞれになり、このとき
ＭＭＩ３８１のＱ出力端子（９）の出力信号がインバー
タ＋４２）によって反転され、インバータ（４２１から
サンプルホールド回路ｆ３Ｚに、同図（ｄ）に示す第３
ゲート信号Ｇｃが出力される。

また、Ｍ　Ｍ　１３８＋の葛出力端子面の出力信号がＭ
　Ｍ（４Ｑニ入力サレ、Ｍ　Ｍ　（４０１ｕ、Ｍ　Ｍ　
＋３８ｉ　ＯＱ　出力端子Ｇ）の出力信号の立下りそれ
ぞれ、すなわち検出パルスの立上りｔｓ　、　ｔｓ’そ
れぞれでトリガされ、抵抗（Ｒ４）。

コンデンサ（Ｃ４）で設定される期間ΔＴ′だけＧ出力
端子面の出力信号がハイレベルになる。

さらに、ハイレベルの検出パルスが入力されない間、Ｆ
Ｆ（４１１は、クリアリセットに保持されてＱ出力端子
面）の出力信号がハイレベルになるとともに、ハイレペ
／しの検出パルスが入力される間において、Ｍ　Ｍ　（
４０１０る出力端子面の出力信号が立下ったときにのみ
、セットされてる出力端子（ｑ）の出力信号がローレベ
ルに立下る。

すなわち、ＦＦ（４１＋のる出力端子Ｇ）の出力信号は
、検出パルスが立上りから期間ΔＴ′以上の期間出力さ
れ続け、単一周波数信号の平坦部が検出パルスの立上り
から期間ΔＴより長い期間変動しないときにのみ、第１
１図（ｅ）に示すように検出パルスの立上りから期間Δ
Ｔ′経過後に、ローレベルに立下り、検出パフレスの立
下りまでローレベルに保持される。

さらに、Ｆ　Ｆ　（４１１のる出力端子Ｇ）の出力信号
の立下りにより、ＭＲＮ３９）はトリガされてる出力端
子Ｇ）の出力信号がローレベルに立下り、抵抗（Ｒ５）
　、コンデンサ（Ｃ５）で設定される期間τだけローレ
ベルになる。

そして、Ｍ　Ｍ　色９）のる出力端子α）の出方信号が
インバータ（４３１によって反転され、インバータ（４
３からサンプルホールド回路但３）に、第１ｔ図（ｆ）
に示す第４ゲート信号Ｇｄが出力される。

すなわち、発生回路計は検出パルスの立上りに同期して
ローレベルに立下る第３ゲート信号Ｇｃをサンプルホー
ルド回路［３Ｚに出力し、該サンプルボールド回路１３
Ｚをサンプルモードからホールドモードに切換える。

このとき、検出パルスの立上りの遅れにもとづき、サン
プルホールド回路１３４のモード切換えが、たとえば変
動部（δ）の位置までずれると、サンプルホールド回路
＋３２１の出力信号が変動部（δ）によって乱れる。

一方、リセット回路（至）は、検出パルスが立上りから
期間２１７以内に立下るとき、すなわちサンプルホール
ド回路（３′Ａの出力信号が変動部（δ）などによって
乱れる恐れのある場合、ＦＦ（４１＋のＧ出力端子（ｑ
）の出力信号からなるリセット信号をハイレベルに保持
して発生回路（３５１をリセット保持し、検出パルスが
立上りから期間ΔＴ′以上遅れて立下る場合にのみ、検
出パルスの立上りから期間ΔＴ′経過後にリセット信号
をローレベルにして発生回路側のリセットを解除する。

さらに、発生回路（３５１はリセットが解除されたとき
にのみ、リセット信号の立下りに同期して立上る第４ゲ
ート信号Ｇｄをサンプルホールド回路１３３）に出力し
、該サンプルホールド回路１３３）を第４ゲート信号Ｇ
ｄ　ノハイレベルの期間だけサンプルモードに切換える
。

そして、サンプルホールド回路Ｇ３＋は、サンプルホー
ルド回路の２のホールドモードの出力信号が変動部（δ
）などの影響を受けていないときにのみ、サンプルホー
ルド回路口４のホールドモードの出力信号をサンプルホ
ールドする。

したがって、サンプルホールド部０Ｑのホールド電圧、
すなわち最小ビット反転周期の検出信号の電圧は、充電
回路のの充、放電の遅れなどの影響を受けることがなく
、第１実施例の場合より、さらに正確に再生ＰＣＭ信号
の最小ビット反転周期の検出が行なえる。

なお、サンプルホールド回路Ｇ２がサンプルモードに切
換わる前に、サンプルホールド回路ｆ３３１をホー／レ
ドモードに切換えるため、第４ゲート信号Ｇｄの立下り
が第３ゲート信号Ｇｃの立上りより期間ΔＴ′だけ前に
なるように、Ｍ　Ｍ　＠９ｉの時定数などが設定されて
いる。

（第３実施例） つぎに、第３実施例を示した第１２図について説明する
。

第１２図において、０３１′は第１実施例の検出部α１
の代わりに設けられた平坦部検出部であり、検出部αＪ
の充電回路Ｇ、ゲートノの代わりに、カウンタ（４２，
インバータ（４３１を用いて形成されている。

研は第１実施例の発生回路α４の代わりに設けられたゲ
ートパルス発生回路であり、Ｍ　Ｍ（至）の代わりに、
Ｆ　Ｆ　ｆ４４）　、カウンタ（４均、インバータ←０
およびナントゲートｔ４７１　、アントゲ−）　１４８
１を用いて形成されている。

そして、カウンタ（４２は、クリア端子（ＣＩりがプル
アップ用の抵抗（Ｒ７）を介して電源端子（十Ｂ）に接
続されるとともに各比較器−〜（２３１の出力端子に接
続され、かつクロック端子にクロック端子（４９）の計
数用の基準クロックが入力されるとともに、出力端子（
ｑｎ）の出力信号がインバータ（４３１を介してイネー
ブル端子（ｅｎ）に帰還される。

また、ＦＦ（４４１は、クロック端子がカウンタ（４り
の出力端子（Ｑｎ）に接続されるとともに、データ入力
端子（ｄ）が電源端子（十Ｂ）に接続され、Ｑ出力端子
（ｑ）がカウンタ（４〔のクリア端子（（４りおよびナ
ントゲート（４η、アンドゲート（４８に接続されてい
る。

さらに、カウンタ（４５１は、クロック端子が入力端子
ケ９）に接続されるとともに、出力端子（ｑｎ）がイン
バータ＋４６）を介してＦＦけ４）のクリア端子＜ｃｅ
＞およびナントゲートｕη、アンドゲートｔ４８）に接
続されている。

そして、比較器−〜詔の終段のトランジスタがスヘてオ
フすると、カウンタは４のクリアリセットが解除され、
カウンタｕ４が入力端子（４９）の基準クロックを計数
し、充電回路□□□のコンデンサ（Ｃ２）の充電電圧が
スレッシレベルＶｓ’に達するまでの一定時間に等しい
時間が経過したときに、カウンタ（４りの出力端子（ｑ
ｎ）の出力信号がローレベルからハイレベルに反転する
。

なお、比較器（１）〜（ハ）のいずれかＩの終端のトラ
ンジスタがオフすると、カウンタａ７Ｊは直ちにクリア
リセットされる。

また、カウンタ！４ｚの出力端子（Ｑｎ）の出力信号が
ハイレベルに立上ると、カウンタ（４７Ｊのイネーブル
端子（ｅｎ）がローレベルに立下り、このときカウンタ
（４ｚは計数動作を停止する。

しだがって、カウンタＬ、Ａ’２　、　（４３１が充電
回路Ｇ、ゲートのと同様に作用し、検出部０３′からは
検出部α３の検出パルスと同様の検出パルスが出力され
る。

つぎに、カウンタ（４ｚの出力端子（（Ｉｎ）の出力信
号が立上ると、ＦＦ（４４）のＱ出力端子（ｑ）の出力
信号がハイレベｌしに立上り、このときカウンタ（４５
１のクリアリセットが解除される。

そして、カウンタ（４５１が入力端子（４９）の基準ク
ロックを計数し、ＭＭＣＩυの時定数によって設定され
た期間τが経過したときに、カウンタ（４１５１の出力
端子（Ｑｎ）の出力信号がハイレベルに立上る。

ところで、ＦＦ（２）のＱ出力端子（ｑ）の出力信号が
ハイレベルに立上ったときは、カウンタ（４（ト）の出
力端子（Ｑｎ）の出力信号がローレベルに保持されてい
るため、ナントゲートｔ４７１の出力信号がローレベル
に立下るとともに、アンドゲート（４〜の出力信号がハ
イレベルニ立上ル。

そして、カウンタ（４５１の出力端子（ｑｎ）の出力信
号がハイレベルに立上ると、このときＦ　Ｆ　（４４１
のＱ出力端子（ｑ）の出力信号がハイレベルに保持され
ているため、ナントゲート（４７１の出力信号がハイレ
ベルに立上るとともに、アントゲ−１４８１の出力信号
がローレベルに立下る。

また、カウンタ（４均の出力端子（ｑ的の出力信号がハ
イレベρに立下ることにより、ＦＦ（４４１は、クリア
リセットされてＱ出力端子（ｑ）の出力信号がローレベ
ルに立下る。

したがって、ナンドゲー）　１７］の出力信号がＭＭＯ
υのＱ出力端子（ｑ）の出力信号と同様に変化し、アン
トゲ−１４（至）の出力信号がＭＭＣ３υのＱ出力端子
（ｑ）の出力信号と同様に変化する。

そして、ナントゲート←ηの出力信号が第１ゲート信号
Ｇａとして第７図のサンプルホーｔｖ　）’　ＩＩ　ｉ
Ｊ　（３’Ａに出力され、アンドゲート（４９の出力信
号が第２ゲート信号として同図のサンプルホールド回路
＋３３＋に出力されるため、発生回路α４が発生回路ａ
＜と同様に動作する。

そして、この実施例の場合は、充電回路（２５１，ＭＭ
　（３９１などの代わりに、カウンター２　、　＋４＋
５）　、　Ｆ　Ｆ←（１）などを用いて形成することが
でき、とくに充電回路（鴬を設けないため、回路の集積
化を図ることができる利点も有する。

なお、前記各実施例では、Ｒ−ＤＡＴに適用した場合に
ついて説明したが、　Ｒ−ＤＡＴ以外の種々の再、主装
置に適用できるのは勿論であり、この場合、第１実施例
で説明したように、記録媒体に、ＰＣＭ信号、単−周波
′ｅ！１信号とともに、該単一周波数信号と異なる周波
数の１つまたは複数の単一周波数の信号が時分割記録き
れていても、単一周波数信号にもとづく電圧信号の平坦
部を検出し、最小ビット反転周期を検出することができ
る。

〔発明の効果〕

以上のように、この発明の最小ビットｆ転周期検出回路
によると、周波数／電圧変換部により、再生信号の周波
数を電圧に変換するとともに、平坦部検出部により、周
波数／電圧変換部の電圧信号の電圧および該電圧信号の
変動電圧の検出にもとづき、ヘッド切換信号などからゲ
ート信号を生成することなく、単一周波数信号による電
圧信号の平坦部を検出し、かつ、平坦部検出部の検出パ
ルスにもとづき、サンプルホールド 出された平坦部の電圧信号をサンプルホールドし、再生
されたＰＣＭ信号の最小ビット反転周期を検出したこと
により、簡単な溝成で再生されたＰＣＭ信号の最小ビッ
ト反転周期を正確に検出することができるものである。

【図面の簡単な説明】

第１図ないし第８図はこの発明の最小ビット反転周期検
出回路の第１実施例を示し、第１図はブロック図、第２
図および第５図，第７図は各部の詳細なブｏツク図、第
３図（ａ）　、　（ｂ）　、第４図（ａ）　、　（ｂ）
および第６図（ａ）〜（ｄ）、第８図（ａ）〜（ｆ）は
各部の動作説明用のタイミングチャート、第９図はこの
発明の第２実施例のブロック図、第１０図は第９図の一
部の詳細な結線図、第１１図（ａ）〜（ｆ）は第１０図
の動作説明用のタイミングチャート、第１２図は第１４
図（ａ）〜（ｆ）は第１３図の動作説明用のタイミング
チャートである。 □□□・・・周波数／電圧変換部、（１３　、αａ′・
・・平坦部検出部、αＧ　、　ａｅ′・・・サンプルホ
ールド部。

Claims (1)

【特許請求の範囲】
1. （１）少なくともＰＣＭ信号、単一周波数信号が時分割
   記録された記録媒体を再生する再生装置に設けられ、再
   生された前記ＰＣＭ信号の最小ビット反転周期を検出す
   る最小ビット反転周期検出回路において、 再生信号の周波数を電圧に変換し、前記再 生信号の周波数に比例して変化する電圧信号を出力する
   周波数／電圧変換部と、 前記電圧信号と前記単一周波数信号の再生周波数範囲の
   検出基準電圧の比較および前記電圧信号の変動電圧と前
   記電圧信号の平坦部の検出基準電圧の比較にもとづき、
   前記単一周波数信号による前記電圧信号の平坦部を検出
   して検出パルスを出力する平坦部検出部と、 前記検出パルスにもとづき前記平坦部の前記電圧信号を
   サンプルホールドし、ホールドした電圧信号を前記最小
   ビット反転周期の検出信号として出力するサンプルホー
   ルド部とを 備えたことを特徴とする最小ビット反転周期検出回路。