JPS63104431A - 突起電極付リ−ド材の製造方法 - Google Patents
突起電極付リ−ド材の製造方法Info
- Publication number
- JPS63104431A JPS63104431A JP61249528A JP24952886A JPS63104431A JP S63104431 A JPS63104431 A JP S63104431A JP 61249528 A JP61249528 A JP 61249528A JP 24952886 A JP24952886 A JP 24952886A JP S63104431 A JPS63104431 A JP S63104431A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- bump
- lead
- plated
- protruding electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体素子などの実装に用いられるフィルムキ
ャリアのリード端子に係シ、特に突起電極を有するリー
ド端子に関するものである。
ャリアのリード端子に係シ、特に突起電極を有するリー
ド端子に関するものである。
（従来の技術）
従来フィルムキャリアを用いる半導体素子実装において
は、半導体素子の電極上に突起電極を形成しておく必要
があった。第１図は半導体素子上に形成した突起電極を
示すものであり、１は半導体素子、２は酸化膜、３はＡ
ｔ等の配線層、４は保護膜、５は金属膜、６はＡｕ又は
Ａｕ合金あるいは半田等のメッキ層である。このように
構成された半導体素子１上の突起電極にフィルムキャリ
アのリード端子が？ンディングされる。フィルムキャリ
アを用いた実装方法では通常数十ビン以上の電極の一括
ぎンディングが可能であり、ワイヤボンディングに比べ
て極めて高速の処理ができるものである。
は、半導体素子の電極上に突起電極を形成しておく必要
があった。第１図は半導体素子上に形成した突起電極を
示すものであり、１は半導体素子、２は酸化膜、３はＡ
ｔ等の配線層、４は保護膜、５は金属膜、６はＡｕ又は
Ａｕ合金あるいは半田等のメッキ層である。このように
構成された半導体素子１上の突起電極にフィルムキャリ
アのリード端子が？ンディングされる。フィルムキャリ
アを用いた実装方法では通常数十ビン以上の電極の一括
ぎンディングが可能であり、ワイヤボンディングに比べ
て極めて高速の処理ができるものである。
然しなからフィルムキャリア実装では、前述したように
半導体素子上への突起電極の形成が必要であり、そのた
め （１）突起電極の形成に多くの工数を必要とする。
半導体素子上への突起電極の形成が必要であり、そのた
め （１）突起電極の形成に多くの工数を必要とする。
（２）突起電極形成中に半導体素子が破壊され歩留シが
低下することがある。
低下することがある。
（３）半導体素子のコストが高くなる。
等の問題があった。
上記フィルムキャリア実装方法の問題点を改善する手段
として第２図、第３図に示した方法が提案されている。
として第２図、第３図に示した方法が提案されている。
まず第２図（、） （旬に示したように絶縁性基板７の
一面に単層或は複数層の導電層８を蒸着法等の手段によ
り形成する。次に絶縁性樹脂或は酸化膜等にて導電層８
の表面を覆った後、選択エツチング法によシ部分的に開
口部を設けた絶縁マスク９を形成した後、電気メッキに
より開口部に突起電極１０を形成する。
一面に単層或は複数層の導電層８を蒸着法等の手段によ
り形成する。次に絶縁性樹脂或は酸化膜等にて導電層８
の表面を覆った後、選択エツチング法によシ部分的に開
口部を設けた絶縁マスク９を形成した後、電気メッキに
より開口部に突起電極１０を形成する。
次いで前記突起電極１０上にフィルムキャリアのリード
端子１１の先端部を位置合せし、上部よシ加圧及び加熱
する。これによシ第２図（ｃ） （ｄりに示したように
リード端子１１の先端部に突起電極１０が接合され、導
電層８よシ剥離される。この場合フィルムキャリアのリ
ード端子１１と突起電極１０との接合は通常リード端子
１１がその表面をＳｎメッキした銅箔、突起電極１０が
金によシ形成されているためＡｕ−８ｎ共晶によりなさ
れるものである。（以下転写バンプという） 以上のプロセスで転写バンプを形成したフィルムキャリ
アに半導体素子を装着するときは第３図（、）に示した
ように半導体素子１２の電極部１３（通常ｈｔ ）にフ
ィルムキャリアのリード端子１１に接合された突起電極
１０を位置合せした後再度加圧及び加熱して第３図（ｂ
）に示したように半導体素子１２の電極部１３と突起電
極１０とを接合する。このときの接合はＡｕ−Ａｔ０熱
圧着でなされる。
端子１１の先端部を位置合せし、上部よシ加圧及び加熱
する。これによシ第２図（ｃ） （ｄりに示したように
リード端子１１の先端部に突起電極１０が接合され、導
電層８よシ剥離される。この場合フィルムキャリアのリ
ード端子１１と突起電極１０との接合は通常リード端子
１１がその表面をＳｎメッキした銅箔、突起電極１０が
金によシ形成されているためＡｕ−８ｎ共晶によりなさ
れるものである。（以下転写バンプという） 以上のプロセスで転写バンプを形成したフィルムキャリ
アに半導体素子を装着するときは第３図（、）に示した
ように半導体素子１２の電極部１３（通常ｈｔ ）にフ
ィルムキャリアのリード端子１１に接合された突起電極
１０を位置合せした後再度加圧及び加熱して第３図（ｂ
）に示したように半導体素子１２の電極部１３と突起電
極１０とを接合する。このときの接合はＡｕ−Ａｔ０熱
圧着でなされる。
このように転写バンプを用いたフィルムキャリア実装方
法は、従来の半導体素子の電極部に直接突起電極を形成
する方法の問題点を改善する上で極めて優れたものであ
る。然しなからこの方法においては次の如き問題点を残
している。
法は、従来の半導体素子の電極部に直接突起電極を形成
する方法の問題点を改善する上で極めて優れたものであ
る。然しなからこの方法においては次の如き問題点を残
している。
（１） パンツ転写において正確な位置合せを必要と
するが、このためにはメッキなどによるパンダ形成と箔
状体リードの形成及びノ・ンドリングに多大な精度並に
注意を必要とする （２） バンプ形成の工程が複雑であると共に所望の
バングを形成するためには長時間を必要とする（３）リ
ード端子への転写圧着を円滑に行うだめのリード表面に
Ｓｎメッキを必要とする。Ｓｎウィスカーの発生とに基
くリード経路の危険を内圧する。又Ｓｎ、５ｎ−Ｐｂな
どのメッキは低融点であるため半導体の封正においてレ
ジンでの装着が不十分でｓｂ水分等の侵入をまねき易い
。
するが、このためにはメッキなどによるパンダ形成と箔
状体リードの形成及びノ・ンドリングに多大な精度並に
注意を必要とする （２） バンプ形成の工程が複雑であると共に所望の
バングを形成するためには長時間を必要とする（３）リ
ード端子への転写圧着を円滑に行うだめのリード表面に
Ｓｎメッキを必要とする。Ｓｎウィスカーの発生とに基
くリード経路の危険を内圧する。又Ｓｎ、５ｎ−Ｐｂな
どのメッキは低融点であるため半導体の封正においてレ
ジンでの装着が不十分でｓｂ水分等の侵入をまねき易い
。
（４）バンプは電気メッキによるため特定の金属、合金
に限定される。又、高純度の金属・合金のバンプ形成は
一般に困難である。
に限定される。又、高純度の金属・合金のバンプ形成は
一般に困難である。
（発明が解決しようとする問題点）
本発明はかかる現状に鑑み鋭意研究を行った結果、生産
性並に品質に優れ且つ経済性及び信頼性の高い半導体の
製造を可能にするための突起電極付リード材の製造方法
を開発したものである。
性並に品質に優れ且つ経済性及び信頼性の高い半導体の
製造を可能にするための突起電極付リード材の製造方法
を開発したものである。
（問題点を解決するための手段）
本発明方法は複数のリード端子上に、直接又は少くとも
一部にＮｉ 、 Ｃｏ 、 Ａｔ或はこれらの合金のメ
ッキ層を介して、金属細線を溶解してえた小球状体を圧
着して突起電極を形成したことを特徴とするものである
。
一部にＮｉ 、 Ｃｏ 、 Ａｔ或はこれらの合金のメ
ッキ層を介して、金属細線を溶解してえた小球状体を圧
着して突起電極を形成したことを特徴とするものである
。
５一
本発明方法を具体的に説明すると例えば第４図（、）に
示す如く１０〜５０μφ程度の金属細線１００をアーク
放電又はＨ２炎などによシ短時間内に加熱溶解すると、
その表面張力の作用によυ球状体１０１となる。この場
合Ａｕ 、 Ａｇ 、 Ｐｂなどの貴金属は大気中で加
熱してもよいが、Ｃｕ 、 Ａｌ、 Ｎｌ。
示す如く１０〜５０μφ程度の金属細線１００をアーク
放電又はＨ２炎などによシ短時間内に加熱溶解すると、
その表面張力の作用によυ球状体１０１となる。この場
合Ａｕ 、 Ａｇ 、 Ｐｂなどの貴金属は大気中で加
熱してもよいが、Ｃｕ 、 Ａｌ、 Ｎｌ。
８１等は非酸化性雰囲気で行うことが必要である。
かくして得られた小球状固体は第４図（ｂ）に示す如く
清浄されたリード端子１０２の表面に圧着されるが、こ
のとき熱又は超音波エネルギーを用いることが有効であ
る。ここでリード端子１０２はＣｕ又はＣｕ合金例えば
Ｃｕ −Ａｇ 、 Ｃｕ −Ｆｅ 、 Ｃｕ −Ｎｉ
。
清浄されたリード端子１０２の表面に圧着されるが、こ
のとき熱又は超音波エネルギーを用いることが有効であ
る。ここでリード端子１０２はＣｕ又はＣｕ合金例えば
Ｃｕ −Ａｇ 、 Ｃｕ −Ｆｅ 、 Ｃｕ −Ｎｉ
。
Ｃｕ−Ｔｉ 、 Ｃｕ −Ｃｎ 、 Ｃｎ−Ｚｎ等が好
ましいものである。
ましいものである。
又リード端子の表面にはＡｇ 、 Ａｕ 、 Ｐｂ等を
メッキを施すことによシ該リード端子の酸化を防止し大
気中においても圧着することが出、来る。
メッキを施すことによシ該リード端子の酸化を防止し大
気中においても圧着することが出、来る。
なお、ＡｔバングにおいてはＡｌ、 Ｎｉ 、 Ｃｏを
蒸着又はメッキを施したバンプが望ましい。
蒸着又はメッキを施したバンプが望ましい。
次いで第４図（ｃ）に示す如く細線はバング１０３から
切断される。なお第４図（ｄ）に示す如く細線切断位置
によってはプロジェクション１０４を有ｆるバンプも形
成することができる。
切断される。なお第４図（ｄ）に示す如く細線切断位置
によってはプロジェクション１０４を有ｆるバンプも形
成することができる。
本発明方法による小球状１０１を形成するだめの時間は
空気アークの場合０．００１〜０，０１秒前後であシ又
圧着する時間も熱と超音波振動との併用によｐｏ、１秒
前後にて実施しうるため１つのノ々ンプを形成するに０
．１〜０．２秒で十分可能である。
空気アークの場合０．００１〜０，０１秒前後であシ又
圧着する時間も熱と超音波振動との併用によｐｏ、１秒
前後にて実施しうるため１つのノ々ンプを形成するに０
．１〜０．２秒で十分可能である。
（作用）
このように本発明方法は金属による小球状の形成と圧着
とによるものであシ、この工程はワイヤデンディングに
て広〈実施されている部分工程を転用するものである。
とによるものであシ、この工程はワイヤデンディングに
て広〈実施されている部分工程を転用するものである。
即ち全自動式高速が−ルデンダボンダーを使用し１５〜
５０μφの線材をアーク放電することによシ約３０〜１
２０μφのボールが生成できる。このことを第５図の装
置を用いて具体的に説明すると、まず（、）の如くセラ
ミックス製キャぎラリ−１０５内から突出した線１００
の先端と電極１０６間においてアーク放電を行い、ボー
ル１０１を形成する。次に第５図（ｂ） 、 （ｅ）
、 （ｄ）に示す如くボール１０ノをホットプレートに
より加熱されたリード端子１０２上に圧着する。この場
合超音波エネルギーの併用が有効である。
５０μφの線材をアーク放電することによシ約３０〜１
２０μφのボールが生成できる。このことを第５図の装
置を用いて具体的に説明すると、まず（、）の如くセラ
ミックス製キャぎラリ−１０５内から突出した線１００
の先端と電極１０６間においてアーク放電を行い、ボー
ル１０１を形成する。次に第５図（ｂ） 、 （ｅ）
、 （ｄ）に示す如くボール１０ノをホットプレートに
より加熱されたリード端子１０２上に圧着する。この場
合超音波エネルギーの併用が有効である。
然る後機械カカッター、レーザービーム、放電などによ
シ金属線１００を切断しバンプ１０３を形成する。第５
図（、）はカッターを兼ねた電極１０６を用いて金属線
１００を切断したものである。
シ金属線１００を切断しバンプ１０３を形成する。第５
図（、）はカッターを兼ねた電極１０６を用いて金属線
１００を切断したものである。
而してこの装置によればＡｕバンゾにおいて、アーク放
電条件を調整すると２５μφＡｕ線で５０〜８０μφの
ゴールを安定して形成することが出来るから、このゴー
ルを１００〜３００℃に加熱してリード端子に２５〜１
５０ ｇｒの荷重で圧着する。
電条件を調整すると２５μφＡｕ線で５０〜８０μφの
ゴールを安定して形成することが出来るから、このゴー
ルを１００〜３００℃に加熱してリード端子に２５〜１
５０ ｇｒの荷重で圧着する。
このとき超音波エネルギーは０，０５〜０．５Ｗパワー
で１０〜１００ ｍ５ｅｃかける。又リード端子は予め
Ａｇ 、 Ａｕのメッキ処理を施して圧着時の酸化を防
止するものであるが、非酸化性雰囲気例えばＮ２−１０
％Ｈ２気流中でボンディングを行うと上記のメッキは不
要である。
で１０〜１００ ｍ５ｅｃかける。又リード端子は予め
Ａｇ 、 Ａｕのメッキ処理を施して圧着時の酸化を防
止するものであるが、非酸化性雰囲気例えばＮ２−１０
％Ｈ２気流中でボンディングを行うと上記のメッキは不
要である。
なおＡｌ、 Ｃｕのバンプでは酸化防止のための非酸化
性雰囲気を要するが、が−ル形成、圧着条件は上記Ａｕ
パバンと大差がない。
性雰囲気を要するが、が−ル形成、圧着条件は上記Ａｕ
パバンと大差がない。
このように本発明方法では従来法で不可能であるＡ／！
、 、 Ａｔ合金例えばＭ−ｓ ｌ 、 Ａｔ−Ｐ ｄ
ｐ Ａ／−Ｃｕなどの・ぐンプを形成することができ
る。即ちＡｔのバンプ形成しうることは、通常半導体素
子上の配線特にデンディング用電極はＡｔで構成される
ため、Ａｔ同志の接合では界面に拡散劣化の心配が全く
ない。このことは従来のＡｕ Ａｔ界面におけるＡｔ−
Ａｕ反応劣化所謂パープル、ブレーク現象と対比できる
。又安価なＡｌ、 ＣｕによりＡｕを節約できるという
経済上のメリットも太きい。
、 、 Ａｔ合金例えばＭ−ｓ ｌ 、 Ａｔ−Ｐ ｄ
ｐ Ａ／−Ｃｕなどの・ぐンプを形成することができ
る。即ちＡｔのバンプ形成しうることは、通常半導体素
子上の配線特にデンディング用電極はＡｔで構成される
ため、Ａｔ同志の接合では界面に拡散劣化の心配が全く
ない。このことは従来のＡｕ Ａｔ界面におけるＡｔ−
Ａｕ反応劣化所謂パープル、ブレーク現象と対比できる
。又安価なＡｌ、 ＣｕによりＡｕを節約できるという
経済上のメリットも太きい。
（実施例）
実施例（１）
３５μＣｕ （Ｃ１１０） トカブトンペースフイルム
（厚７５μ）からエツチング法にて形成された１２０ビ
ンのテープキャリアのリード端子（巾１００μ）に厚さ
１３μのＡｕメッキを施した後、第５図に示す自動式ボ
ールボンダーにて、２３μφのＡｕ線から８０μのバン
プを形成した。このときのデンディングの条件は２５０
℃、大気中にて５０ｇ荷重を加え、超音波０．０ ｓｗ
ｘｏ、ｏ ５ ｓｅｅであった。全バンプの形成に２０
秒を要した。
（厚７５μ）からエツチング法にて形成された１２０ビ
ンのテープキャリアのリード端子（巾１００μ）に厚さ
１３μのＡｕメッキを施した後、第５図に示す自動式ボ
ールボンダーにて、２３μφのＡｕ線から８０μのバン
プを形成した。このときのデンディングの条件は２５０
℃、大気中にて５０ｇ荷重を加え、超音波０．０ ｓｗ
ｘｏ、ｏ ５ ｓｅｅであった。全バンプの形成に２０
秒を要した。
実施例（２）
実施例（１）におけるリード端子に厚さ５μのＮｔメッ
キを施し、１０チＨ２−Ａ ｒ雰囲気中、３００℃にて
０．２５μφのＡｔ−０，５Ｓｔ線を用いて実施例（１
）と同様にバンプを形成した全バンプの形成に２５秒を
要しだ。
キを施し、１０チＨ２−Ａ ｒ雰囲気中、３００℃にて
０．２５μφのＡｔ−０，５Ｓｔ線を用いて実施例（１
）と同様にバンプを形成した全バンプの形成に２５秒を
要しだ。
実施例（３）
実施例（１）におけるリード端子に何等メッキを施すこ
となく、１２０μφのＣｕ線（９９，９９９％、０２５
ｐｐｍ）を用い、１０％Ｈ２−Ｎ２気流中、３００℃に
てｌｏｏｇｒ荷重、超音波０．ＩＷＸｏ、０５ ｓｅｃ
の条件にてバンプを形成した全・々ングの形成に２５秒
を要した。
となく、１２０μφのＣｕ線（９９，９９９％、０２５
ｐｐｍ）を用い、１０％Ｈ２−Ｎ２気流中、３００℃に
てｌｏｏｇｒ荷重、超音波０．ＩＷＸｏ、０５ ｓｅｃ
の条件にてバンプを形成した全・々ングの形成に２５秒
を要した。
（効果）
本発明方法によれば任意の金属による・々ンプを能率的
に形成しうるため半導体特にＬＳＩ 、 ＶＬＳＩ実装
の生産性差に半導体の品質、信頼性を著しく向上しうる
等工業上極めて有用のものである。
に形成しうるため半導体特にＬＳＩ 、 ＶＬＳＩ実装
の生産性差に半導体の品質、信頼性を著しく向上しうる
等工業上極めて有用のものである。
＝１０−
第１図は従来の半導体素子上に形成した突起電極を示す
断面図、第２図（、） （ｂ’）及び（Ｇ） （ｋ！１
′）は夫々従来のリード端子に突起電極を形成する方法
を示す断面図、第３図（ａ） 、 （ｂ）は第２図によ
る方法で突起電極を形成したリード端子と半導体素子の
電極部との接合を示す断面図、第４図（、）〜（ｄ）は
本発明方法にて突起電極付リード材を形成するだめの原
理説明図、第５図（、）〜（、）は本発明方法による突
起電極付リード材をうるための装置の１例を示す概略説
明図である。 １・・・半導体素子、２・・・酸化膜、３・・・Ａｔ等
の配線層、４・・・保護膜、５・・・金属膜、６・・・
メッキ層、７・・・絶縁性基板、８・・・導電層、９・
・・絶縁マスク、１θ・・・突起電極、１１・・・リー
ド端子、１００・・・金属細線、１０１・・・球状体、
１０２・・・リード端子、１０３・・・バンプ、１０４
・・・プロジェクション、１０５・・・キャピラリー、
１０６・・・電極。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 （ａ） （ｂ） 第３図 （ｃ）（ｄ） ■ （ａ） （ｂ）第５図
断面図、第２図（、） （ｂ’）及び（Ｇ） （ｋ！１
′）は夫々従来のリード端子に突起電極を形成する方法
を示す断面図、第３図（ａ） 、 （ｂ）は第２図によ
る方法で突起電極を形成したリード端子と半導体素子の
電極部との接合を示す断面図、第４図（、）〜（ｄ）は
本発明方法にて突起電極付リード材を形成するだめの原
理説明図、第５図（、）〜（、）は本発明方法による突
起電極付リード材をうるための装置の１例を示す概略説
明図である。 １・・・半導体素子、２・・・酸化膜、３・・・Ａｔ等
の配線層、４・・・保護膜、５・・・金属膜、６・・・
メッキ層、７・・・絶縁性基板、８・・・導電層、９・
・・絶縁マスク、１θ・・・突起電極、１１・・・リー
ド端子、１００・・・金属細線、１０１・・・球状体、
１０２・・・リード端子、１０３・・・バンプ、１０４
・・・プロジェクション、１０５・・・キャピラリー、
１０６・・・電極。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 （ａ） （ｂ） 第３図 （ｃ）（ｄ） ■ （ａ） （ｂ）第５図
Claims (3)
- （１）複数のリード端子上に、直接又は少くとも１部に
Ｎｉ、Ｃｏ、Ａｌ、或はこれらの合金のメッキ層を介し
て、金属細線を溶解してえた小球状体を圧着して突起電
極を形成せしめたことを特徴とする突起電極付リード材
の製造方法。 - （２）リード端子としてＣｕ又はＣｕ合金の箔状体から
なることを特徴とする特許請求の範囲第１項記載の突起
電極付リード材の製造方法。 - （３）突起電極としてＡｕ、Ａｌ、Ｃｕ又はこれらの合
金からなることを特徴とする特許請求の範囲第１項記載
の突起電極付リード材の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61249528A JPS63104431A (ja) | 1986-10-22 | 1986-10-22 | 突起電極付リ−ド材の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61249528A JPS63104431A (ja) | 1986-10-22 | 1986-10-22 | 突起電極付リ−ド材の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63104431A true JPS63104431A (ja) | 1988-05-09 |
Family
ID=17194322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61249528A Pending JPS63104431A (ja) | 1986-10-22 | 1986-10-22 | 突起電極付リ−ド材の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63104431A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124277A (en) * | 1990-01-10 | 1992-06-23 | Mitsubishi Denki Kabushiki Kaisha | Method of ball bonding to non-wire bonded electrodes of semiconductor devices |
-
1986
- 1986-10-22 JP JP61249528A patent/JPS63104431A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124277A (en) * | 1990-01-10 | 1992-06-23 | Mitsubishi Denki Kabushiki Kaisha | Method of ball bonding to non-wire bonded electrodes of semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8193035B2 (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps | |
| US6583514B2 (en) | Semiconductor device with a binary alloy bonding layer | |
| US7271497B2 (en) | Dual metal stud bumping for flip chip applications | |
| US6653217B1 (en) | Method of connecting a conductive trace to a semiconductor chip | |
| EP0435009A2 (en) | Semiconductor package connecting method, semiconductor package connecting wires and semiconductor devices | |
| US6452271B2 (en) | Interconnect component for a semiconductor die including a ruthenium layer and a method for its fabrication | |
| JPH0136254B2 (ja) | ||
| US6350632B1 (en) | Semiconductor chip assembly with ball bond connection joint | |
| CN101133491A (zh) | 不含铅且多层被预镀敷的引线框 | |
| JP3868766B2 (ja) | 半導体装置 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| US20040072396A1 (en) | Semiconductor electronic device and method of manufacturing thereof | |
| JPS63104431A (ja) | 突起電極付リ−ド材の製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JP3854467B2 (ja) | 半導体装置の製造方法 | |
| JP3032789B2 (ja) | 超伝導装置 | |
| JPS62196839A (ja) | ハイブリツド型半導体装置 | |
| JPH05175408A (ja) | 半導体素子の実装用材料および実装方法 | |
| JPH0732170B2 (ja) | 半導体装置 | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JP2911005B2 (ja) | バンプ電極の処理方法 | |
| JP2000114300A (ja) | バンプ電極構造を有する半導体装置およびその製造方法 | |
| JPS63318744A (ja) | 半導体装置 | |
| JPS644341B2 (ja) |