JPS6310509B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はデジタルデイスクプレーヤのモータ
制御装置に関する。 〔発明の技術的背景およびその問題点〕 近時、デジタルデータ信号としてオーデイオ信
号をデジタル（PCM）化しピツト列による凹凸
でデイスクに記録したデジタルオーデイオデイス
ク（DAD）（以下単にデイスクと称する）および
このデイスクのピツト列を検出しもとのオーデイ
オ信号を再生する如くしたデジタルデイスクプレ
ーヤが開発されている。これにより、従来アナロ
グ式デイスクプレーヤでは不可能とされた高忠実
度のオーデイオ信号再生が可能となつている。 ところで、このようなデジタルデイスクプレー
ヤは、装置全体の動作の基準クロツクとなるシス
テムクロツク信号とデイスクから読出されたデジ
タルデータ信号の同期信号成分とが所定周波数比
をとるように制御するいわゆるAFC制御を行う
ものである。これにより、デイスクとピツト検出
用ピツクアツプの相対速度が一定とされるCLV
（線速度一定）方式にも、デジタルデイスクプレ
ーヤは対応可能となされるものである。 しかしながら、このようなデジタルデイスクプ
レーヤは、例えばデイスクの汚れなどによりバー
ストエラーが生じて同期信号が検出し得ない場合
や振動等により回転むらが生じ同期信号の周期に
ずれが生じた場合、デイスクを回転駆動するモー
タを精度良く安定に制御することが難しいといつ
た問題点があつた。 〔発明の目的〕 この発明は上記の点に鑑みてなされたもので、
容易に構成でき、読出したデジタルデータ信号の
同期信号のずれや欠落が生じても、デイスク回転
駆動用のモータの回転を安定に駆動し得るように
した良好なデジタルデイスクプレーヤのモータ制
御装置を提供することを目的とする。 〔発明の概要〕 すなわち、この発明は、１フレーム毎に同期信
号を伴うデジタルデータ信号が記録されるデイス
クからデジタルデータ信号を読出すデジタルデイ
スクプレーヤにおいて、前記読出したデジタルデ
ータ信号から前記同期信号を検出する第１の手段
と、前記デジタルデイスクプレーヤの各部に供さ
れ、該デジタルデイスクプレーヤの基準クロツク
を前記デジタルデータ信号の１フレームに対応し
たビツト数分周すると共に前記検出された同期信
号に同期せしめられる同期化信号ならびにウイン
ドパルスを導出し、前記同期信号の欠落およびそ
の周期ずれを補償する第２の手段と、上記ウイン
ドパルス内に前記同期信号を検出し得ないデジタ
ルデータ信号のフレーム数が所定数以上となつた
後、再び前記同期信号が検出され始めた状態で上
記同期化信号を同期信号に同期せしめる第３の手
段と、上記第２の手段より得られる同期化信号に
基づき被制御周波数信号を生成し、該被制御周波
数信号の周波数成分を検出および保持する第４の
手段と、この第４の手段に保持される被制御周波
数信号の周波数成分が略一定となるように前記デ
イスク回転駆動用のモータを制御する第５の手段
と、上記第３の手段により同期化信号が再び検出
された同期信号に同期せしめられる状態を検出し
て上記第５の手段における次の検出する被制御周
波数信号の周波数成分の保持禁止する第６の手段
を備え、前記デイスク回転駆動用のモータを安定
に駆動し得るようにしてことを特徴とする。 〔発明の実施例〕 まず、この発明の一実施例を説明するに先立
ち、この発明が適用される良く知られたコンパク
トデイスク（CD）型光学式デイスク再生用のデ
ジタルデイスクプレーヤの概要について説明す
る。 すなわち、第１図に示すようにデイスクモータ
１１１によつて回転駆動されるターンテーブル１
１２上に装着されたデイスク１１３は光学式ピツ
クアツプ１１４によつて再生される。この場合、
光学式ピツクアツプ１１４は半導体レーザ１１４
ａからの出射光をビームスプリツター１１４ｂ、
対物レンズ１１４ｃを介してデイスク１１３の信
号面に照射し、該デイスクに所定のEFM変調お
よびインターリーブを伴つた形態で記録される再
生すべきオーデイオ信号のデジタルPCM化デー
タつまりデジタルデータ信号に対応したピツト反
射率の異なる凹凸からの反射光を対物レンズ１１
４ｃ、ビームスプリツター１１４ｂを介して４分
割フオトデテクタ１１４ｄに導き、該４分割フオ
トデテクタ１１４ｄで光電変換された４つの再生
信号を外部に出力可能になされているもので、自
らはピツクアツプ送りモータ１１５によつてデイ
スク１１３の半径方向に直線駆動される。 そして、４分割フオトデテクタ１１４ｄからの
４つの再生信号はマトリクス回路１１６に供給さ
れて所定のマトリクス演算処理が施されることに
より、フオーカスエラー信号Ｆ、トラツキングエ
ラー信号および高周波信号RFに分離される。 このうち、フオーカスエラー信号Ｆはフオーカ
スサーチ回路１１０からのフオーカスサーチ信号
と共に、前記光学式ピツクアツプ１１４のフオー
カスサーボ系FSを駆動するのに供せられる。 また、トラツキンゲエラー信号Ｔは後述するシ
ステムコントローラ１１７を介して与えられるサ
ーチ制御信号と共に、前記光学式ピツクアツプ１
１４のトラツキングサーボ系TSを駆動するのに
且つ前記ピツクアツプ送りモータ１１５をリニア
トラツキング制御するのに供せられる。 そして、残る高周波信号RFが主再生信号成分
として再生信号処理系１１８に供給される。すな
わち、この再生信号処理系１１８は先ず再生信号
をスライスレベルアイパターン検出器１１９によ
つて制御される波形整形回路１２０に導いて不要
なアナログ成分と必要とするデータ成分を分離
し、データ成分のみをPLL型でなる同期クロツ
ク再生回路１２１および第１の信号処理系１２２
のエツジ検出器１２２ａに供給する。 ここで、同期クロツク再生回路１２１からの同
期クロツクはデータ復調用として第１の信号処理
系１２２における同期信号分離用クロツクを生成
するのに供せられる。一方、上記エツジ検出器１
２２ａを通つた再生信号は同期信号検出器１２２
ｃに導かれて上記同期信号分離用クロツクにより
同期信号が分離されると共に、復調回路１２２ｄ
に導かれてEFM復調される。 このうち、同期信号は同期信号保護回路１２２
ｅを介して誤動作が生じないように保護された状
態で、上記同期信号分離用クロツクと共に入力デ
ータ処理用タイミング信号生成回路１２２ｆに導
かれる。 また、復調用信号はデータバス入出力制御回路
１２２ｇを介して後述する第２の信号処理系１２
３の入出力制御回路１２３ａに供給されると共
に、そのうちのサブコードであるコントロール信
号および表示信号成分がコントロール表示処理回
路１２２ｈおよびサブコード処理回路１２２ｉに
導かれる。 そして、サブコード処理回路１２２ｉで必要な
エラー検出および訂正が施されたサブコードデー
タはシステムコントローラ用インターフエイス回
路１２２ｇを介してシステムコントローラ１１７
に供給される。 ここで、システムコントローラ１１７はマイク
ロコンピユータ、インタフエイス回路およびドラ
イバ用集積回路等を有してなり、コントロールス
イツチ１２４からの指令信号によりDAD再生装
置を所望の状態に制御すると共に、上述のサブコ
ード例えば再生曲のインデツクス情報を表示器１
２５に表示せしめるのに供せられている。 なお、上記入力データ処理用タイミング信号生
成回路１２２ｆからのタイミング信号はデータセ
レクタ回路１２２ｊを介して上記データパス入出
力制御回路１２２ｇを制御するのに供せられると
共に、周波数検出器１２２ｋおよび位相検出器１
２２ｌならびにPWM変調器１２２ｍを介して上
記デイスクモータ１１１を線速度一定CLV方式
で駆動するための自動周波数制御AFCおよび自
動位相制御APCに供せられている。 この場合、周波数検出回路１２２ｋおよび位相
検出器１２２ｌにはクリスタル発振器１２２ｎか
らの発振信号に基いて動作するシステムクロツク
生成回路１２２ｐからのシステムクロツクが供給
されている。 そして、第２の信号処理回路１２３の入出力制
御回路１２３ａを通つた復調データはエラー検出
および訂正または補正用のシンドローム検出器１
２３ｂ、エラーポインタ制御回路１２３ｃ、訂正
回路１２３ｄおよびデータ出力回路１２３ｅを介
して必要なエラー訂正、デインタリーブ、エラー
補正等の処理を受けてデジタル−アナログＤ／Ａ
変換器１２６に導出される。 この場合、外部メモリ制御回路１２３ｆは上記
データセレクタ回路１２２ｊと供働して訂正に必
要なデータが書き込まれている外部メモリ１２７
を制御することにより、上記入力制御回路１２３
ａを介して訂正に必要なデータを取り込む如くな
されている。 また、タイミングコントロール回路１２３ｇは
前記システムクロツク生成回路１２２ｐからのシ
ステムクロツクに基いてエラー訂正および補正な
らびにＤ／Ａ変換に必要なタイミングコントロー
ル信号を供給する如くなされている。 また、ミユーテイング検出制御回路１２３ｈは
上記エラーポインタ制御回路１２３ｃからの出力
またはシステムコントローラ１１７を介して与え
られるコントロール信号に基いてエラー補正時お
よびDAD再生装置の動作開始、終了時等に必要
となる所定のミユーテイング制御をなすのに供せ
られている。 そして、上記Ｄ／Ａ変換器１２６でアナログ信
号に戻されたオーデイオ信号はローパスフイルタ
１２８、増幅器１２９を介してスピーカ１３０を
奏鳴するのに供せられる。 以下図面を参照してこの発明の一実施例につき
詳細に説明する。 第２図はこの発明によるデジタルデイスクプレ
ーヤの構成を示すものである。 すなわち、光学式ピツクアツプ１１は、デイス
ク１２に記録された信号を読出すものであり、出
力部が第１図の前記マトリツクス回路１１６、再
生信号処理系１１８等により構成される記録信号
処理回路１３を介して、前記同期信号検出器１２
２ｃに対応する同期信号検出回路１４の入力端に
接続されている。この同期信号検出回路１４の出
力端は、前記同期信号保護回路１２２ｅに対応す
る同期信号補償回路１５の入力端に接続されてい
る。 この同期信号補償回路１５は、読出したデジタ
ルデータ信号に含まれる同期信号の欠落や周期の
ずれを補償すると共に、デジタルデイスクプレー
ヤ各部の動作を同期信号に同期せしめる同期化を
行うものである。そして、上記同期信号補償回路
１５は、後述するアンド回路１５１，１５２等を
有して構成されるものであり、入力端がこれらア
ンド回路１５１，１５２それぞれの各入力一端に
共通に接続されている。 上記一方のアンド回路１５１の出力端は、後述
する１／Ｎ分周器１５３、非同期フレームカウン
タ１５４それぞれのリセツト端子Ra，R₁および
オア回路１５５の一方の入力端に共通接続されて
いる。上記他方のアンド回路１５２の出力端は、
上記オア回路１５５の他方の入力端に接続されて
いる。上記オア回路１５５の出力端は、後述する
他のＩ／Ｎ分周器１５６のリセツト端子Rbに接
続されている。 上記各Ｉ／Ｎ分周器１５３および１５６は、そ
れぞれ例えばＮ（デジタルデータ信号の１フレー
ムを構成するビツト数）進カウンタ等により構成
されるもので、各入力端CaおよびCbが共通に端
子T₁を介して前記システムクロツク生成回路１
２２ｐに対応する図示されない基準信号発生回路
に接続され、供給される基準クロツクとなるシス
テムクロツク信号（パルス）を計数するものであ
る。上記Ｉ／Ｎ分周器１５３および１５６の各計
数出力部は、それぞれ対応的に第１の窓発生器１
５７および第２の窓発生器１５８の各入力部に接
続されている。 これらの窓発生器１５７および１５８は、それ
ぞれ上記Ｉ／Ｎ分周器１５３および１５６の各計
数出力に基づき、上記デジタルデータ信号の同期
信号が検出されるべきタイミングの前後数クロツ
ク（システムクロツク信号）に対応する期間レベ
ルがローレベル（以下Ｌレベルと称する）からハ
イレベル（以下Ｈレベルと称する）となるウイン
ドパルスを出力するようになつている。上記第１
の窓発生器１５７の出力端は、上記非同期フレー
ムカウンタ１５４の入力端C₁に接続されると共
に、後述する切換回路１５９の一方の入力端I₁に
接続されている。上記第２の窓発生器１５８の出
力端は、上記切換回路１５９の他方の入力端I₂に
接続されている。 上記非同期フレームカウンタ１５４は、上記第
１の窓発生器１５７のウインドパルスを計数し上
記アンド回路１５１の出力信号によりリセツトさ
れるもので、計数値が所定数（例えば４）以上と
なる状態で異常状態信号を出力端から出力する。
上記非同期フレームカウンタ１５４の出力端は、
上記切換回路１５９の制御入力端S₀および上記ア
ンド回路１５２の他方の入力端に接続されてい
る。 上記切換回路１５９は、例えば制御入力端S₀が
Ｌレベルの状態で入力端I₁の信号を選択しＨレベ
ルの状態で入力端I₂の信号を選択して出力するも
ので、出力端が上記アンド回路１５１の他方の入
力端に接続されている。 上記Ｉ／Ｎ分周器１５３の出力端は、上記同期
信号補償回路１５の出力端となるもので、前記タ
イミング信号生成回路１２２ｆの一部に対応する
被制御周波数発生回路１６の入力端に接続されて
いる。 尚、上記同期信号補償回路１５の出力信号は、
図示しないがデジタルデイスクプレーヤの各部に
同期化信号として供給されるものであり、例えば
前記メモリ１２７のアドレス指定用カウンタ等の
初期値化を行うようになつている。 また、上記システムクロツク信号の周期は、例
えばデジタルデータ信号の１ビツトが読出される
期間に等しくなるように設定されているものであ
る。 上記のように構成される同期信号補償回路１５
は、上記同期信号検出回路１４により検出された
デジタルデータ信号の各フレーム毎の同期信号が
上記アンド回路１５１および１５２それぞれの一
方の入力端に供給される。上記Ｉ／Ｎ分周器１５
３は、アンド回路１５１の出力がＨレベルとなる
毎にリセツトされ、同期信号を上記被制御周波数
発生回路１６に供給する。 上記第１の窓発生器１５３の出力は、上記Ｉ／
Ｎ分周器１５３が同期化信号を出力してから次の
同期化信号を出力するタイミングの前後数ビツト
に対応する期間ウインドパルスを出力し、その出
力端をＨレベルとする。この出力は、上記切換回
路１５９を介して上記アンド回路１５１の一方の
入力端に供給される。 したがつて、上記同期信号検出回路１４とＩ／
Ｎ分周器１５３との間で正常な同期がとれている
場合、上記第１の窓発生器１５３によつて生成さ
れるウインドパルス内に同期信号検出回路１４の
出力信号（パルス）が入るときのみアンド回路１
５１の出力がＨレベルとなり、同期信号以外のノ
イズ等による誤りを防止する。 これに対し、例えばドロツプアウト等の理由に
より読出したデジタルデータ信号の同期信号が検
出できない場合、あるいは同期が外れた場合に
は、上記非同期フレームカウンタ１５４が第１の
窓発生器１５７によりデジタルデータ信号の１フ
レームが読出される期間経過する毎にカウントア
ツプされる。そして、非同期フレームカウンタ１
５４は、あらかじめ設定されたフレーム数（例え
ば４フレーム）を計数すると、その出力端がＨレ
ベルとなる。これにより、第２の窓発生器１５８
の出力が上記切換回路１５９を介して上記アンド
回路１５１の他方の入力端に供給されると共に、
上記他のアンド回路１５２の他方の入力端がＨレ
ベルとされる。 したがつて、正常な同期がとれている場合（つ
まり上記非同期フレームカウンタ１５４の出力が
Ｌレベルであるとき）、上記Ｉ／Ｎ分周器１５６
は、アンド回路１５２の出力によりオア回路１５
５を介してリセツトされるので、上記Ｉ／Ｎ分周
器１５３と同期するものである。 一方、上記非同期フレームカウンタ１５４の出
力がＨレベルになると、上記Ｉ／Ｎ分周器１５６
は、同期信号が上記同期信号検出回路１４により
検出されると、上記アンド回路１５２およびオア
回路１５５を介してリセツトされる。つまり、こ
の状態で第２の窓発生１５８が同期化されるもの
で、そのウインドパルスが上記同期信号検出回路
出力に同期化せしめられる。 このため、所定期間経過して上記非同期フレー
ムカウンタ１５４の出力がＨレベルとなつている
状態で、上記同期信号検出回路１４から最初に出
力され上記Ｉ／Ｎ分周期１５６をリセツトするパ
ルスがデジタルデータ信号の同期信号である場
合、上記同期信号検出回路１４から出力される次
の同期信号（パルス）は、アンド回路１５１を介
してＩ／Ｎ分周器１５３および非同期フレームカ
ウンタをリセツトする。以後、上記同期信号検出
回路１４から出力される同期信号は、第１の窓発
生器１５７の出力によつてデジタルデータ信号の
各フレーム毎にアンド回路１５１を介して取出さ
れ、上記同期信号検出回路１４とＩ／Ｎ分周器１
５３との間の同期をとるものである。 また、上記非同期フレームカウンタ１５４の出
力がＨレベルとされた後、上記同期信号検出回路
１４から出力されるパルスがノイズである場合、
このパルスによつてＩ／Ｎ分周器１５６はリセツ
トされて同期化される。しかしながら、このとき
から、第２の窓発生器１５８によつて生成される
ウインドパルス内に上記同期信号検出回路１４の
出力パルスが入らない限り上記アンド回路１５１
から出力信号が出力されない。したがつて、ノイ
ズが出力された後、正規の同期信号が連続して検
出された場合には、上記した場合と同様に、２番
目以後の同期信号が上記アンド回路１５１から取
出され、上記同期信号検出回路１４とＩ／Ｎ分周
器１５３との間の同期がとれるものである。 ところで、上記被制御周波数発生回路１６は、
例えば分周器でなり、入力端に供給される同期化
信号を所定数分周し被制御周波数信号として出力
するもので、出力端が前記周波数検出器１２２ｋ
に対応した周波数検出回路１７を構成するエツジ
検出回路１７１の入力端に接続されている。この
エツジ検出回路１７１は、上記被周波数制御信号
の例えば立下りエツジを検出するもので、出力端
がAFC検出制御回路１７２の入力端INeに接続さ
れている。 このAFC検出制御回路１７２は、上記エツジ
検出回路１７１の出力信号（つまりエツジ検出信
号）を後述するラツチ回路１７３に対しラツチパ
ルスとして出力した後、AFCカウンタ１７４の
リセツトパルスを出力するものであり、ラツチパ
ルス出力端Oeが上記ラツチ回路１７３のラツチ
パルス入力端Lfに接続され、リセツトパルス出
力端Ofが上記AFCカウンタ１７３のリセツト入
力端Rfに接続されている。上記AFCカウンタ１
７４は、上記被制御周波数の例えば立下りエツジ
間の周期（つまり周波数成分）を検出するもの
で、計数入力端に端子T₂を介して基準信号とな
る例えばシステムクロツクが供給されるようにな
つており、計数出力部が上記ラツチ回路１７３の
ラツチ入力部および後述するAFC制御領域外検
出回路１７５の入力部に接続されている。 上記AFC制御領域外検出回路１７５は、上記
AFCカウンタ１７４の計数値を基に上記デイス
ク１１の回転速度が制御領域にある状態を検出す
るもので、回転速度が制御領域より少い場合にラ
ツチセツト信号を出力し、回転速度が制御領域よ
り大きい場合にラツチリセツト信号を出力するよ
うになつている。そして、上記AFC制御領域外
検出回路１７５は、ラツチセツト信号出力端Os
が上記ラツチ回路１７３のラツチセツト信号入力
端Lsに接続され、ラツチリセツト信号出力端Oc
が上記ラツチ回路１７３のラツチセツト信号入力
端Lcに接続されている。 上記ラツチ回路１７３は、出力部が後述する
PWM変換器１８の入力部に接続されており、ラ
ツチパルスが供給されると上記AFCカウンタの
計数値をラツチするものであり、そしてこのラツ
チパルスにかかわらず、ラツチセツト信号が供給
されると出力部の全てのビツトを例えばＨレベル
とし、ラツチリセツト信号が供給されると出力部
の全てのビツトを例えばＬレベルとするようにな
つている。 上記PWM変換器１８は、前記PWM変調器１
２２ｍに対応するものであり、上記ラツチ回路１
７３の出力信号に対応したパルス幅を有するパル
ス幅信号に変換するものである。上記PWM変換
器１８の出力端は、ローパスフイルタ（LPF）
１９を介して上記デイスクを回転駆動するモータ
２０の回転速度制御入力端に接続されている。上
記LPF１９は上記PWM変換器１８の出力するパ
ルス幅信号を直流レベルに変換して、上記モータ
２０に例えば電圧レベルの回転速度制御信号を供
するものである。 すなわち、上記周波数検出回路１７により検出
された上記被制御周波数信号の周期（周波数成
分）は、上記PWM変換器１８およびLPF１９に
より回転速度制御信号に変換され上記モータ２０
を上記被制御周波数の周期が略一定となるように
制御するものである。そして上記周波数検出回路
１７は、被制御周波数信号が制御領域外であるこ
とを検出すると、上記ラツチ回路１７３の出力を
制御して上記モータ２０の回転速度（つまりデイ
スクの回転速度）がすみやかに制御領域内に入る
ようにするものである。 ところで、上記同期信号検出回路の出力端は、
３入力アンド回路２１の第１の入力端に接続さ
れ、上記非同期フレームカウンタ１５４の出力端
は３入力アンド回路２１の第２の入力端に接続さ
れ、上記第２の窓発生器１５８の出力端は３入力
アンド回路２１の第３の入力端に接続されてい
る。上記３入力アンド回路２１の出力端は上記
AFC検出制御回路１７２の制御入力端Ilに接続さ
れている。上記AFC検出制御回路１７２は、上
記説明では省略したが、制御入力端にラツチ禁止
パルスが入力されると次の被制御周波数信号の立
下りで上記ラツチパルスを出力せず上記ラツチ回
路１７３に対して上記AFCカウンタ１７４の計
数値のラツチを禁止するものである。このラツチ
パルスの出力を禁止する手段は、例えばラツチ禁
止パルスにより出力がセツト（Ｈレベル）され上
記AFCカウンタ１７４のリセツトパルスで出力
がリセツト（Ｌレベル）されるフリツプフロツプ
を備え、このフリツプフロツプの出力がＨレベル
とされる期間ラツチパルスとなるラツチタイミン
グパルスの出力を禁止するようになつている。 以上のように構成される本実施例の装置につい
て、第３図のタイミング図を参照してその動作を
説明する。但し、第３図ａ乃至ｊの信号はそれぞ
れ第２図の同一符号が付された信号線に対応する
ものであり、ａは同期信号検出回路１４の出力信
号（同期化信号）、ｂおよびｃは第１の窓発生器
１５７および第２の窓発生器１５８の各出力信号
（ウインドパルス）、ｄはアンド回路１５１の出力
信号、ｅは非同期フレームカウンタ１５４の出力
信号、ｆは１／Ｎ分周器１５３の被制御周波数発
生回路１６に対する出力信号、ｇはエツジ検出回
路１７１の出力信号（ラツチタイミングを示すパ
ルス）、ｈは３入力アンド回路２１の出力信号、
ｉはAFC検出制御回路１７２内部に設けられた
ラツチパルス出力禁止用のフリツプフロツプ出力
信号、ｊはAFC検出制御回路１７２のラツチパ
ルス出力端Oeの出力信号（ラツチパルス）を示
すものである。 なお、ここでは説明をわかり易くするために、
被制御周波数発生回路１６は１／Ｎ分周器１５３
からの信号ｆを分周せずに、そのままエツジ検出
回路１７１に出力するものとする。また、１／Ｎ
分周器１５３は、これを構成するＮ進カウンタの
カウント値が例えば「１」のとき（すなわちリセ
ツト直後）にＨレベルになる信号ｆを出力するも
のとする。 そこで、第３図において、トラツクジヤンプ等
の影響により同期信号が検出されず（時刻to前の
同期化信号ａの状態）、その後時刻toに同期信号
が検出されたときには同期化信号ａのパルスが第
１の窓発生器１５７の出力信号ｂのウインドパル
スから外れているような場合、その間、アンド回
路１５１からは第３図ｄに示すようにリセツトパ
ルスが出力されなくなる。 そのため、１／Ｎ分周器１５３からは同期化信
号ａとの同期化を行なつていない状態で内挿のパ
ルス（第３図ｆにおいて斜線で示したパルス）が
出力される。これと共に、非同期フレームカウン
タ１５４では、第１の窓発生器１５７の出力信号
ｂのうち同期化信号ａと同期していないウインド
パルスを例えば連続して２回カウントすることに
より、Ｈレベルの信号を出力し、切換回路１５９
の出力を第２の窓発生器１５８からの出力信号ｃ
に切換えると共に、時刻toにおいてアンド回路１
５２および１／Ｎ分周器１５６を介して第２の窓
発生器１５８のウインドパルスを同期化信号ａの
パルスに同期させる。 そのため、時刻ｔ１において同期化信号ａのパ
ルスが第２の窓発生器１５８のウインドパルス内
に検出されると、アンド回路１５１の出力信号ｄ
により１／Ｎ分周器１５３および非同期フレーム
カウンタ１５４がリセツト（立下りでリセツト）
され、第１の窓発生器１５７のウインドパルスが
同期化信号ａに同期される。 なお、ここまでにおいて周波数検出回路１７で
は、エツジ検出回路１７２が被制御周波数発生回
路１６の出力すなわち１／Ｎ分周器１５３の出力
信号ｆの立下りエツジを検出してラツチタイミン
グを示すパルス信号ｇを出力し、これを受けた
AFC検出制御回路１７２がラツチ回路１７３に
ラツチパルスｊを出力している。 そこで、時刻ｔ１では同期化回路信号ａ、第２
の窓発生器１５８の出力信号ｃおよび非同期フレ
ームカウンタ１５４の出力信号ｅが共にＨレベル
となるため、３入力アンド回路２１からAFC検
出制御回路１７２に対し、第３図ｈに示すような
ラツチ禁止パルスが出力される。 すると、AFC検出制御回路１７２は、内部の
フリツプフロツプ出力をＨレベルとし、第３図ｉ
に示すようなラツチ禁止信号が生成され、エツジ
検出回路１７１から出力されるパルス信号ｇがラ
ツチパルスとしてラツチ回路１７３に供給される
ことを禁止する（第３図ｊにおいて点線で示した
パルスが出力を禁止されたラツチパルス）。そし
て、AFC検出制御回路１７２は、時刻t₂において
AFCカウンタ１７４のリセツトパルスを生成す
ることにより、フリツプフロツプ出力をリセツト
してＬレベルとする。これにより、ラツチ回路１
７３は、AFCカウンタ１７４の計数値をラツチ
せず前回のAFCカウンタ１７４の計数値をPWM
変換器１８に供給するものである。 以後、所定期間毎に同期信号が検出されると、
Ｉ／Ｎ分周期１５３は所定の同期化信号を被制御
周波数発生回路１６の入力端およびデジタルデイ
スクプレーヤの他の部分に供給するものである。 ところで、CD方式のデジタルデイスクプレー
ヤは、デイスクのピツト列を内周部から外周部に
向つてトレースするようになつている。したがつ
て、同期信号が一担欠落し再び検出された状態で
は、デイスクの回転速度が一定に保持されたまま
であり、必然的に欠落前と後で同期信号の位相に
ずれが生じるものである。 この結果、１／Ｎ分周器１５３および第１の窓
発生器１５７が同期化される時刻t₁を含む被制御
周波数信号の１周期間（第３図ｆの信号の立下り
エツジから立下りエツジ迄の期間）は短かくな
り、以つてAFCカウンタ１７４で検出される被
制御周波数信号の周期（つまり周波数成分）が一
時的に異常な値となる。しかし、このAFCカウ
ンタ１７４の計数値が上記の如くラツチ回路１７
３にラツチされないので、異常な値がPWM変換
器１８に供給されることがなく、モータ２０の回
転速度制御入力端に供給される回転速度制御信号
が急激に変化することがない。このため、第２図
の装置は、デイスク駆動用のモータ２０の回転を
急激に変化させることなく安定に制御し得るもの
であり、以つてデイスクの再生を安定に実行する
ことができる。 尚、この発明は上記実施例のみに限定されるも
のではなく、種々の変形や適用はこの発明の要旨
を逸脱しない範囲で可能であることは言う迄もな
い。 〔発明の効果〕 以上詳述したようにこの発明によれば、容易に
構成でき、読出したデジタルデータ信号の同期信
号のずれや欠落が生じても、デイスク回転駆動用
モータの回転を安定に制御し得るようにしたデジ
タルデイスクプレーヤのモータ制御装置を提供す
ることができる。

【図面の簡単な説明】

第１図はこの発明が適用されるデジタルデイス
クプレーヤの概略を示すブロツク図、第２図はこ
の発明に係るデジタルデイスクプレーヤのモータ
制御装置の一実施例の構成を示す図、第３図は第
２図の装置の動作を説明するために用いたタイミ
ング図である。 １１……光学式ピツクアツプ、１２……デイス
ク、１３……記録信号処理回路、１４……同期信
号検出回路、１５……同期信号補償回路、１５
１，１５２……アンド回路、１５３，１５６……
Ｉ／Ｎ分周回路、１５４……非同期フレームカウ
ンタ、１５５……オア回路、１５７，１５８……
窓発生回路、１５９……切換回路、１６……被制
御周波数発生回路、１７……周波数検出回路、１
７１……エツジ検出器、１７２……AFC検出制
御回路、１７３……ラツチ回路、１７４……
AFCカウンタ、１７５……AFC制御領域外検出
回路、１８……PWM変換器、１９……ローパス
フイルタ、２０……モータ、２１……３入力アン
ド回路。

Claims (1)

【特許請求の範囲】
1. １ １フレーム毎に同期信号を伴うデジタルデー
   タ信号が記録されるデイスクからデジタルデータ
   信号を読出すデジタルデイスクプレーヤにおい
   て、前記読出したデジタルデータ信号から前記同
   期信号を検出する第１の手段と、前記デジタルデ
   イスクプレーヤの各部に供され、該デジタルデイ
   スクプレーヤの基準クロツクを前記デジタルデー
   タ信号の１フレームに対応したビツト数分周する
   と共に前記検出された同期信号に同期せしめられ
   る同期化信号ならびにウインドパルスを導出し、
   前記同期信号の欠落およびその周期ずれを補償す
   る第２の手段と、上記ウインドパルス内に前記同
   期信号を検出し得ないデジタルデータ信号のフレ
   ーム数が所定数以上となつた後、再び前記同期信
   号が検出され始めた状態で上記同期化信号を同期
   信号に同期せしめる第３の手段と、上記第２の手
   段より得られる同期化信号に基づき被制御周波数
   信号を生成し、該被制御周波数信号の周波数成分
   を検出および保持する第４の手段と、この第４の
   手段に保持される被制御周波数信号の周波数成分
   が略一定となるように前記デイスク回転駆動用の
   モータを制御する第５の手段と、上記第３の手段
   により上記同期化信号が再び検出された同期信号
   に同期せしめられる状態を検出して上記第５の手
   段における次の検出する被制御周波数信号の周波
   数成分の保持を禁止する第６の手段とを具備して
   なることを特徴とするデジタルデイスクプレーヤ
   のモータ制御装置。