JPS6310552A - モ−ルド型半導体装置 - Google Patents

モ−ルド型半導体装置

Info

Publication number
JPS6310552A
JPS6310552A JP61154023A JP15402386A JPS6310552A JP S6310552 A JPS6310552 A JP S6310552A JP 61154023 A JP61154023 A JP 61154023A JP 15402386 A JP15402386 A JP 15402386A JP S6310552 A JPS6310552 A JP S6310552A
Authority
JP
Japan
Prior art keywords
terminal
resin
insulating plate
semiconductor device
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61154023A
Other languages
English (en)
Inventor
Masatami Miura
三浦　雅民
Mitsuhiro Iwagami
岩上　光弘
Masami Fujii
藤井　正己
Yoichi Nakajima
中島　羊一
Tatsuo Yamazaki
山崎　龍雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Minebea Power Semiconductor Device Inc
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP61154023A priority Critical patent/JPS6310552A/ja
Publication of JPS6310552A publication Critical patent/JPS6310552A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモールド型半導体装置に係り、特に端子の取り
付け部とほぼ同面に切り込みを具備することにより信頼
性向上となる半導体装置に関する。
〔従来の技術〕
従来の装置は、特開昭５９−９９７５３号公報に記載の
ように絶縁板の金属複覆しだ上側に端子をろう付けし、
端子のろう付け部より狭くした端子細部の上面まで軟質
樹脂で覆い、更にその上に硬質樹脂を充填し構成されて
いた。
しかし、端子にかかる樹脂の応力の点については配慮さ
れていなかった。
〔発明が解決しようとする問題点〕
上記従来技術は耐湿性向上の点より、硬質樹脂と端子が
強固に、接続されている為、半導体装置の自己発熱によ
る温度変化、または環境の温度変化などにより、軟質樹
脂の熱膨張係数が一般的に大きいために膨張し、硬質樹
脂を介して結果的に端子を押し上げる応力が発生するが
、この応力の緩和という点については、十分配慮されて
おらずろう材にて端子と絶縁板上の金属被覆部を接続し
ている接着面積が小さい、すなわち接着強度が弱い場合
にはろう材の疲労により剥離が生じ、また充分な接着強
度をもたせた場合には絶縁板の破壊に至り、絶縁板を厚
くし強度をもたせた場合においては装置の熱抵抗が上が
り、それぞれ装置の機能を害する問題があった。
本発明の目的は、上記問題点を解消し高信頼性のモール
ド型半導体装置を提供することにある。
〔問題点を解決するための手段〕
上記目的は、端子のろう付け部とほぼ同面に切り込みを
設けることにより達成される。
〔作用〕
絶縁板の金属被覆上側に位置する端子切り込みは、軟質
樹脂の膨張による硬質樹脂を介して端子を押し上げる応
力に対し、この切り込み部を支魚として曲がりやすい構
造なので、端子のロウ付げによる接着部および絶縁板に
かかる応力が緩和される。
〔実施例〕
以下１図面を参照してこの発明の一実施例について説明
する。
第１図は、本発明の端子、第２図はこの端子を塔載した
半導体装置である。あらかじめ放熱板２の上に金属被覆
７した絶縁板３、その上に端子１、半導体チップ８およ
び配線９をそれぞれろう材１０．１０ａにより電気的に
接続しておき、装置の主要部は軟質樹脂５にて被覆保護
したのち、ケース４の内側に硬質樹脂６を充填し、外気
と遮断している。端子１と硬質樹脂６の界面は必ずしも
接着されているとはいえず、装置取り扱い上の端子強度
、または、高温高湿の環境などにおいても装置の機能を
継持するため、端子１の切り込み１ａ部に硬質樹脂６を
入れ滑り防止を図っている。
これは、ろう材１０ａ、および絶縁板３に対しては逆効
果となり、前記した如く、軟質樹脂５が装置の自己発熱
または環境の温度変化により熱膨張し、硬ｇｔ禰脂６を
介して端子を引き上げる力がかかり、ろう材１０ａおよ
び絶縁板３への応力は増えることになる。
第１図、第３図を用いて端子１のろう材１０ａ。
および絶縁板３にかかる応力の緩和について説明する。
端子１にかかる樹脂の膨張・収縮（応力）方向はｘ−ｙ
−ｚおよびそれらの合成から成るがここではＹ方向の応
力について説明する。
第３図は端子１のろう付け部の側面図である。
第３図（ａ）は応力静止状態、第３図（ｂ）はＹ方向に
応力がかかった状態を示した。端子１にかかるＹ方向の
応力に対し、端子切り込み部Ａに応力の分だけ曲がりｙ
が生じ、ろう材１０ａ、および絶縁板３にかかる応力が
緩和される効果がある。
〔発明の効果〕
本発明によれば、樹脂から受ける端子を介しての端子ろ
う付け部および絶縁板への応力が緩和できるので信頼性
向上の効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の端子斜視図、第２図は第１
図の端子を塔載した半導体装置の構成図、第３図は第２
図の端子ろう付け部の側面図で、第３図（ａ）は応力静
止状態図、第３図（ｂ）はＹ方向に応力がかかった状態
図である。 １・・・端子、３・・・絶縁板、５・・・軟質樹脂、６
・・・硬質樹脂、１０・１０ａ・・・ろう材、Ａ・・・
応力緩和部。 Ｘ−Ｙ−Ｚ・・・応力方向。

Claims (1)

    【特許請求の範囲】
  1. １、金属基板にろう材などを介して絶縁板を接続し絶縁
    板の一主面の少なくとも一部よりろう材などを介して端
    子を取り付け、絶縁板および端子を含む装置の主要部を
    樹脂によりモールドした構造を有するものに於いて、端
    子の取り付け部とほぼ同面に切り込みを設けたことを特
    徴とするモールド型半導体装置。
JP61154023A 1986-07-02 1986-07-02 モ−ルド型半導体装置 Pending JPS6310552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61154023A JPS6310552A (ja) 1986-07-02 1986-07-02 モ−ルド型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61154023A JPS6310552A (ja) 1986-07-02 1986-07-02 モ−ルド型半導体装置

Publications (1)

Publication Number Publication Date
JPS6310552A true JPS6310552A (ja) 1988-01-18

Family

ID=15575213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61154023A Pending JPS6310552A (ja) 1986-07-02 1986-07-02 モ−ルド型半導体装置

Country Status (1)

Country Link
JP (1) JPS6310552A (ja)

Similar Documents

Publication Publication Date Title
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US5175612A (en) Heat sink for semiconductor device assembly
JP4279144B2 (ja) 電力半導体モジュール
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
JPH0712069B2 (ja) 電子部品パッケージ
JPH0240942A (ja) 電子パツケージ
JPS629649A (ja) 半導体用パツケ−ジ
US6097085A (en) Electronic device and semiconductor package
KR930024140A (ko) 반도체장치 및 그 제조방법
US5883439A (en) Semiconductor device molded in plastic package free from crack by virtue of organic stress relaxation layer
JP2725448B2 (ja) 半導体装置
JP2002289630A (ja) パワー半導体モジュール
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JPS6310552A (ja) モ−ルド型半導体装置
JPH0770642B2 (ja) 半導体装置
JPH06252299A (ja) 半導体装置及びこの半導体装置を実装した基板
JP2757570B2 (ja) 金属基板の実装構造
JPS63190363A (ja) パワ−パツケ−ジ
JP2506938Y2 (ja) 樹脂封止型電子回路装置
JPH0412557A (ja) 半導体パッケージの放熱構造
JP2619155B2 (ja) 混成集積回路装置
JP2868868B2 (ja) 半導体装置
JP3036484B2 (ja) 半導体装置とその製造方法
JPH0382142A (ja) 半導体装置
JPH03109755A (ja) 樹脂封止型ｉｃ