JPS63109677A

JPS63109677A - 文字放送信号処理回路

Info

Publication number: JPS63109677A
Application number: JP25614086A
Authority: JP
Inventors: Shigeharu Eguri; 殖栗　重治
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1986-10-28
Filing date: 1986-10-28
Publication date: 1988-05-14
Also published as: JPH0478233B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は文字放送信号処理回路に係り、特にテレビジョ
ン信号の垂直帰線消去期間内に重畳される文字放送信号
を受信し、この文字放送信号を信号処理する文字放送信
号処理回路に関する。

（従来の技術）最近、新しい放送サービスとして文字多重放送（以下、
文字放送とい・う）が実現化されている。

また、文字放送方式としては従来のパターン方式に対し
て、伝送効率の良い符号化伝送方式（コード方式）があ
る。

この文字放送は、時間ごとに編成される通常のテレビジ
ョン番組と異なり、文字や図形及び付加音で構成される
様々な情報・娯楽番組を繰返し伝送し、視聴者が欲しい
時に、欲しい情報を利用できるようにした新しい放送シ
ステムである。

上記の文字や画像などの情報は、現在放送されている放
送局からのテレビジョン電波（映像信号）に多重されて
放送されており、受信者側では文字放送を受信できる受
信装置やアダプタを用意すれば、多くの文字放送番組の
中から希望する文字放送番組を選ｌνで楽しむことがで
きる。

また、この文字放送の信号（文字信号パケット）は、現
在のテレビジョン映像信号の垂直帰線消去期間を利用し
てデジタル信号として伝送され、受信装置側では、その
信号を復号してテレビジョン信号に変換し、テレビジョ
ン画面に画像を表示したりｇ楽などの付加音を発生して
、文字番組が視聴できるようになっている。

（発明が解決しようとする問題点）ところで、上記した符号化伝送方式（コード方式）の文
字放送においては、放送局から送信される文字放送信号
（データ）の連続性（クロック同期　（ＣＲ）　、バイ
ト同期（ＦＣ））が保証されており、テレビジョン信号
のフィールドに跨ったデータの位相が不連続にならない
ようにして放送局から文字放送信号が送信されている。

そこで、受信側では、この送信される文字放送信号のｉ
続性を利用することにより安定な受信が行なえるよう、
文字放送受信用のアダプタや受信装置に種々の回路上の
工夫がなされている。

すなわち、テレビジョン信号のカラー副搬送波周波数か
らデータサンプリング信＠（クロック）を得、フレーミ
ングコードでバイト同期をとっており、文字放送信号の
データは、このデータサンプリング信号を使い、更にバ
イト同期をとることによってデジタル信号処理が行なわ
れている。また、この文字放送信号のデータサンプリン
グ信号周波数（ｆ　ｓｐ）とテレビジョン信号（複合映
像信９）の水平走査周波数（ｆｈ　）とカラー副搬送波
周波数（ｆｓｃ）との間には、次の関係がある。

ｆｓｐ−舎・ｆ　ｓｃ、　ｆ　ｈ　＝、　（２／４５５
）・ｆｓｃところが、放送局が同期切換えを行なったり
、放送局の種々の条件（例えば、同じチャンネルにおけ
る放送番組の切換え時や中継場所の変更時など）により
上記の連続性を保持することができなくなることがあり
、その為、受信側では、放送局側が同期切換えなどを行
なって送信される文字放送信号の連続性が保持できなく
なったことを安定に検出し、これによって、以後、安定
な受信が行なえるようにする必要がある。

そして、上記のように送信される文字放送信号の連続性
が保持できなくなったことを安定に検出するためには、
等化パルス期間を検出し、等化パルスを含まない安定な
水平回期信号を検出する必要がある。

そこで、本発明は上記した従来の技術の鑑みて、放送局
側が同期切換えなどを行なって送信される文字放送信号
の連続性が保持できなくなったことを安定に検出するよ
うにした文字放送信号処理回路を提供することを目的と
する。

（問題点を解決するための手段）本発明は上記の目的を達成するために、テレビジョン信
号の垂直帰線消去期間内に重畳される文字放送信号を受
信し、この文字放送信号を信号処理する文字放送信号処
理回路であって、前記テレビジョン信号の副搬送波から
この副搬送波周波数と所定倍数関係の周波数の文字放送
信号データ処理用クロックを得る回路と、前記テレビジ
ョン信号から等化パルスを含む同期信号を分離する回路
と、＠記文字数送信号データ処理用クロック及び前記等
化パルスを含む同期信号より同期信号の存在する期間を
検出し、この検出出力により前記等化パルスを含む同期
信号から等化パルスを除去する等化パルス除去回路と、
前記文字放送信号データ処理用りロックからこのりロッ
クに同期したゲート信号を生成し、このゲート信号と前
記等化パルスを除去した同期信号との位相を検出するこ
とにより同期連続／不連続検出信号を出力する水平同期
連続／不連続検出回路とを設置ノたことを特徴とする文
字放送信号処理回路を提供するものである。

（作　用）上記した構成の文字放送信号処理回路においては、テレ
ビジョン信号の副搬送波から得た文字放送信号データ処
理用クロックからこのクロックに同期したゲート信号を
生成し、このゲート信号と等化パルスを除去した同期信
号との位相を検出することにより同期連続／不連続検出
信号を出力する。

（実　施　例）本発明になる文字放送信号処理回路の一実施例について
、以下に図面と共に説明する。

第１図は本発明になる文字放送信号処理回路の一実施例
を示すブロック系統図である。

同図において、入力端子１には、放送局から送信される
テレビジョン信号（複合映像信号）を受信したものが供
給される。そして、このテレビジョン信号の垂直帰線消
去期間内の特定の水平走査期間に符号化伝送方式の文字
信号（文字信号パケット）がｉｔされている。

２は副搬送波再生回路、３は前方周器、４は位相比較回
路、５は電圧制御発振器（以下、■ｃ。

という）、６は前会周器、７は等化パルス除去回路、８
は同期分離回路、９は水平同期連続／不連続検出回路、
１０．１０’は出力端子である。また、前会周器３０位
相比較回路４．ＶＣＯ５゜音分周器６は、フェーズ・ロ
ックド・ループ（ＰＬＬ）を構成している。

副搬送波再生回路２は、入力端子１を介して供給される
テレビジョン信号から周波数ｔｓｃ［ｍ　３．５８　Ｍ
ＩＩＺＩのＤ１搬送波（第２図中の波形ａ）を再生して
、前方周器３に供給する。そして、ｒＸＩＩ搬送波周波
数ｆｓｃを晋分周して、周波数舎ｆｓｃの信号（第２図
中の波形ｂ）を得て、これを位相比較回路４に供給する
。

位相比較回路４は、前会周器３から供給される信号（第
２図中の波形ｂ）とＶＣＯ５の出力を士分周する前会周
器６から供給される信号（第２図中の波形ｄ）との位相
を比較し、それらの間に位相差がある時は、その位相差
に対応する誤差電圧を発生してＶＣＯ５に供給する。そ
して、ＶＣＯ５はこの誤差電圧によって新たな位相の信
号を引き込んで出力する。更に、このＶＣＯ５から出力
される信号（第２図中の波形Ｃ（第４図中の波形Ｃ′　
））が周波数ｆｓｐ［＝　５．７ＭＩＩｚｌのデータサ
ンプリング信号（クロック）として等化パルス除去回路
７及び水平同期連続／不連続検出回路９に供給される。

また、この等化パルス除去回路７には同期分離回路８で
分離された周波数ｆｈ　［−１５，７ｋｔｌｚｌの水平
同期信号（第４図中の波形ｅを反転した波形で）が供給
される。なお、この水平同期信号は等化パルスを含んで
いる。

等化パルス除去回路７は、データサンプリング信号（ク
ロック）（ｆｓｐ）及び等化パルスを含む水平同期信号
（ｆｈ）より水平同期信号の存在する期間を検出し、こ
の検出出力により等化パルスを含む水平同期信号から等
化パルスを除去して、等化パルスを除去した水平同期信
号を水平同期連続／不連続検出回路９に供給する。

水平同期連続／不連続検出回路９は、データサンプリン
グ信号（り、ロック）（ｆｓｐ）からこのクロックに同
期したゲート信号を生成し、このゲート信号と等化パル
ス除去回路７から供給される等化パルスを除去した水平
同期信号（波形０）との位相を検出して水平同期連続／
不連続検出信号をそれぞれ出力端子１０．１０’　に出
力する。

第３図は本発明回路を構成する等化パルス除去回路７の
具体的回路を示す図である。

同図において、端子２０．２１には、それぞれ第１図に
おけるＶＣＯ５及び同期分離回路８からそれぞれ出力さ
れるデータサンプリング信号（第２図中の波形Ｃ（第４
図中の波形Ｃ’　）　）　（ｆｓｐ）及び等化パルスを
含む水平同期信号（第４図中の波形ｅを反転した波形＝
＞（ｒｈ）が供給される。

端子２０を介して供給されるデータサンプリング信号（
ｆｓｐ）はカウンタ２２のクロック端子に供給される一
方、カウンタ２３及びカウンタ２４のクロック端子にも
供給される。また、端子２１を介して供給される雪化パ
ルスを含む水平同期信号（ｆｈ）はインバータ２５を介
して反転されて第４図中の波形ｅにされ、Ｄフリップ７
０ツブ２Ｇのクロック端子に供給される。ここで、第５
図中の波形ｅ′は第４図中の波形ｅの時間軸を変更して
示すもので、第５図中の波形ｅ′の１パルスが第４図中
の波形ｅに相当する。

Ｄフリップフロップ２６は、りＯツク端子に供給される
波形ｅ（ｅ’）の立上りエツジ（前縁）でトリガされ、
後述するＮＡＮＤ回路２７の出力より供給される波形ｆ
によってリセットされる。そして、フリップフロップ２
６のご出力は、このＤフリップフロップ２６のＤ端子及
びカウンタ２２のリセット端子Ｒに供給される。

Ｄフリップフロップ２６がトリガされると、Ｄフリップ
７０ツブ２６のご出力は′Ｌ′°となり、これによって
カウンタ２２が計数可能となる。そして、カウンタ２２
はクロック端子に供給される波形Ｃ１Ｃ′のデータサン
プリング信号（ｆｓｐ）のカウントを開始する。

カウンタ２２のＣ，Ｄ、Ｅ出力端子（すなわち、２３．
２４．２５出力端子）にはＮＡＮＤ回路２７が接続され
ていて、カウンタ２２が所定のカウント値（この接続の
場合、“２８”）を検出すると、このＮＡＮＤ回路２７
から検出信号（第４図中の波形ｆ）が出力され、これが
Ｄフリップ７０ツブ２Ｇのリセット端子Ｒに供給される
。よって、Ｄフリップ７０ツブ２６は、２８クロック周
期期間に相当する期間の間、そのご出力が“Ｌ”となり
、Ｄフリップフロップ２６の口出力には水平同期信号に
略等しいパルス幅（約４９μｓｅｃ　）の信号（第４図
及び第５図中の波形ａ、ａ’　）が得られる。

ここで、第５図中の波形ｑ′は、前記した波形ｅと波形
ｅ′との関係と同様に、第４図中の波形９の時間軸を変
更して示すもので、第５図中の波形９′の１パルスが第
４図中の波形ｑに相当する。

また、Ｄフリップ７０ツブ２８のＤ端子には“Ｈｐ＋の
信号である電源Ｖｃｃが供給され、そのクロック端子に
はＤフリップフロップ２６の口出力である波形Ｇ（Ｑ’
）が供給される。そして、このＤフリップフロップ２８
は波形Ｑ（ｇ’）でトリガされ、後述するＮＡＮＤ回路
３１から出力される波形ｉでリセットされ、その口出力
（第５図中の波形ｈ）がＤフリップ７０ツブ２９のＤ　
’４子に供給される。

更に、Ｄフリップフロップ２８の口出力はカウンタ２３
のリセット端子Ｒに供給される一方、Ｄフリップ７０ツ
ブ３０のクロック端子に供給される。

また、Ｄフリップフロップ２９は波形Ｑ（ｇ’）でトリ
ガされ、後述するＮＡＮＤ回路３２から出力される波形
ｊでリセットされ、その口出力はＤフリップ７０ツブ３
０のＤ［子に供給される。更に、Ｄフリップフロップ２
９のご出力はカウンタ２４のリセット端子Ｒに供給され
る。

このように、Ｄフリップフロップ２８．２９は従腐的に
接続されているため、Ｄフリップフロップ２つはＤフリ
ップフロップ２８がセット状態にある時（Ｈ”の時）に
クロック（波形Ｑ、Ｑ”）が入力されない限りセットさ
れることはない。

カウンタ２３は、Ｄフリップフロップ２８がセット状態
にある時だけ、そのクロック端子に供給されるデータサ
ンプリング信号（波形ｃ、ｃ’　）をカウントし、その
Ｅ、Ｆ、Ｇ、Ｈ出力端子（すなわち、２５．２６．２）
、２８出力端子）に接続したＮＡＮＤ回路３１により所
定のカウント値を検出し、このＮＡＮＤ回路３１から検
出信号（第５図中の波形ｉ）を出力する。そして、この
検出信号によりＤフリップフロップ２８がリセットされ
るまでの間、カウンタ２３はクロック端子に供給される
デ−タサンプリング信号（波形ｃ、ｃ’　）をカラン　
。

トし続ける。

ここで、上記したＮＡＮＤ回路３１により検出される所
定のカウント値を、ｔｈ／２　（但し、ｔｈは水平同期
信号同Ｉ！ｌ］）より大きく、かつｔｈより小さい期間
に対応するクロックカウント時間になるように設定（上
記のように接ＶＣ）するとくこの接続の場合、カウンタ
値は、３ｔｈ／４　：　”　２４０”）、等化パルスの
ない期間はＤフリップフロップ２９がセットされること
はない。

よって、等化パルス期間においてはＤフリップフロップ
２８がセットされた後、そのｔｈ／２後に、そのクロッ
ク端子にクロック（波形Ｑ、Ｑ’　）が入力され、この
時、Ｄフリップフロップ２８はセット状態にあるので、
Ｄフリップ７０ツブ２９がセットされる。

また一方、Ｄフリップフロップ２９．カウンタ２４及び
ＮＡＮＤ回路３２は、上記したＤフリップフロップ２８
．カウンタ２３及びＮＡＮＤ回路３１と同様の構成にな
っており、その動作も同様である。

すなわち、カウンタ２４は、Ｄフリップフロップ２９が
セット状態にある時だけ、そのクロック端子に供給され
るデータサンプリング信号（波形Ｃ１ｃ’　）をカウン
トし、そのＥ、Ｆ、Ｇ、’Ｈ出力端子（すなわち、２５
．２Ｂ、２）、２Ｂ出力端子）に接続したＮＡＮＤ回路
３２により所定のカウント値を検出し、このＮＡＮＤ回
路３２から検出イｇ弓（第５図中の波形ｊ）を出力する
。そして、この検出信号によりＤフリップフロップ２９
がリセットされるまでの間、カウンタ２４はクロック端
子に供給されるデータサンプリング信号（波形ｃ、ｃ’
　）をカウントし続ける。

ここで、上記したＮＡＮＯ回路３２により検出される所
定のカウント値を、前記と同様に、ｔｈ／２（但し、ｔ
ｈは水平同期信号周期）より大きく、かつｔｈより小さ
い期間に対応するクロックカウント時間になるように設
定（上記のように接続）する（この接続の場合、カウン
タ値は、３ｔｈ／４　：“２４０”　’）。

従って、Ｄフリップフロップ２９のζ出力には、等化パ
ルス期間のみ約３ｔｈ／４　　“Ｈ”となるパルス列（
波形ｋ）が発生する。

このＤフリップフロップ２９のζ出力（波形ｋ）はＤフ
リップフロップ３０のＤＩ子に供給され、このＤフリッ
プフロップ３０のクロック端子にはＤフリップフロップ
２８のζ出力（波形りの反転波形）が供給される。そし
て、Ｄフリップフロップ３０はＤフリップフロップ２８
のご出力（波形りの反転波形）でトリガされ、そのζ出
力には等化パルス期間のみが“ト１”になる等化パルス
期間検出信号（波形ｌ）が得られる。

また、カウンタ２３のＡ、Ｂ、Ｄ、Ｅ、Ｇ出力端子（す
なわち、２．２２．２’　、２５．２７出力端子）にＮ
ＡＮＯ回路３３を接続して、そして、このＮＡＮＤ回路
３３が“Ｏ（ゼロ）”を越えてｔｈ／２より小さい期間
に対応するクロックカウント値を検出するように、カウ
ンタ２３のカウント値を設定する（この接続の場合、カ
ウント値は、ｔｈ／４　：“８０”）。

ＮＡＮＤ回路３３の出力（波形ｍ）は、ゲート回路３５
．３６で構成されるＲＳフリップフロップ３４のリセッ
ト端子Ｒに供給され、このＲＳフリップフロップ３４の
セット端子ＳにはＮＡＮＤ回路３１の出力（波形ｉ）が
供給される。

そして、このＲＳフリップフロップ３４の出力端子から
は水平同期パルスの期間は′１・１”となり、等化パル
スのＩＩ間は゛し”となるゲート信号（波形ｎ）が出力
される。

このゲート信号（波形ｎ）とＤフリップ７０ツブ２Ｇの
出力（波形Ｑ、Ｑ’　）とをＡＮＤ回路３７に供給する
ことにより、ＡＮＤ回路３７の出力端子からは等化パル
スが除去された水平同期信＠（波形０）が得られ、これ
が端子３８を介して出力される。

以上のように、Ｄフリップフロップ３０のζ出力端子に
は等化パルス期間のみがＨ”になる等化パルス期間検出
信＠（波形ｌ）が得られ、ＡＮＤ回路３７の出力端子か
らは等化パルスが除去された水平周期信号（波形０）が
得られる。

第６図は本発明回路の要部である水平間ｍ連続／不連続
検出回路９の具体的回路を示す図である。

同区において、端子４０．４１には、それぞれ第１図に
おけるＶＣＯ５及び等化パルス除去回路７からそれぞれ
出力されるデータサンプリング信号（第２図中の波形Ｃ
（第４図中の波形Ｃ′））（ｆ　３ｐ）及び等化パルス
を除去した水平同期信号（第５図中の波形０）が供給さ
れる。

端子４０を介して供給されるデータ勺ンブリング信号（
ｆ　ｓｐ）は１／３６４分周器４２に供給され、ここで
１／３６４分周されてゲート信号生成回路４３に供給さ
れる。そして、ゲート信号生成回路４３は、供給された
１／３６４分周されたデータサンプリング信号からこの
データサンプリング信号に同期したゲート信号（第７図
中の波形ｐ）を生成し、これがシフトレジスタ４４のＳ
　ｉ　ＧＷ子に供給される。

このゲート信号は、第７図中の波形ｐに示すように、第
４図中の波形Ｃ′のデータ９ンプリングパルスのうちの
水平同期信＠（波形ｅ）の立上り（前縁）に対応するパ
ルスを１番目のパルスとして１７９番目のパルスから１
８５番目のパルスまでの期間“Ｈｅ＋となる信号であっ
て、このゲート信号の周期は、１／（３６４ｆｓｐ）で
ある。

また、端子４１を介して供給される等化パルスを除去し
た水平同期信号（波形０）はシフトレジスタ４４のクロ
ック端子に供給される。

シフトレジスタ４４の８ビツトの各出力は、ＡＮＤ回路
４５及び反転ＡＮＤ回路（すなわち、シフトレジスタ４
４の出力を反転してＡＮＤゲートする回路）４６にそれ
ぞれ供給される。そして、ＡＮＤ回路４５の出力はＤフ
リップフロップ４７のクロック端子に供給され、また、
反転ＡＮＤ回路４Ｇの出力はＤフリップフロップ４８の
クロック端子に供給される。Ｄフリップフロップ４７．
４８のＤｉ子には“Ｈ″の信号である電源Ｖｃｃが供給
される。

そして、Ｄフリップフロップ４７のＱ出力は端子４９を
介して連続検出信号（“Ｈ″゛）を出力し、このＤフリ
ップフロップ４７のご出力はＤフリップフロップ４８の
リセット端子Ｒに供給される。

また、Ｄフリップフロップ４８のＱ出力は端子５０を介
して不連続検出信号（“Ｈ″）を出力し、このＤフリッ
プフロップ４８のＯ出力はＤフリップフロップ４７のリ
セット端子Ｒに供給される。

今、端子４１から供給される水平同期信号（波形０）の
位相が連続している連続状態では、第７図に示すように
、水平器ＩＩ］ｔ＝’＜波形。）の立上りが、ゲート信
号（波形ｐのＨ”の期間）の中にある。この時、シフト
レジスタ４４の８ビツトの各出力にｔよ“Ｈ”の出力が
１１られ、Ｄフリップフロップ４７のＱ出力はＨ”（第
７図中の波形Ｑ＋）になり、これが連続検出信号として
端子４９がら出力される。なお、この時、Ｄフリップ７
０ツブ４８のＱ出力は″“Ｌ”（第７図中の波形ｑ１′
）になる。

一方、放送局側が同期切換えなどを行なって、水平同期
信号（波形０′）の位相が連続しなくなる状態（すなわ
ち、不連続状態）になると、第７図に示すように、水平
同期信号（波形０′）の立上りが、ゲート信号（波形ｐ
の“（１”の期間）の中から外れる。この時、シフトレ
ジスタ４４の８ビツトの各出力にはＬ　ＩＩの°８カが
得られ、Ｄフリップフロップ４８のＱ出力は１」”（第
７図中の波形ｑ２′）になり、これが不連続検出信号と
して端子５０から出力される。なお、この時、Ｄフリッ
プ７０ツブ４７のＱ出力はＬ”（第７図中の波形ｑ２）
になる。

以上のように、水平同期信＠（波形０）の位相が連続し
ている連続状態では、Ｄフリップフロップ４７のＱ出力
（端子４９）に連続検出信号（゛トビ）が得られ、また
一方、放送局側が同期切換えなどを行なって、水平開ｆ
ｉｌｌ信号（波形０′）の位相が連続しなくなる状ｆｉ
（すなわち、不連続状態）になると、Ｄフリップフロッ
プ４８のＱ出力（端子５０）に不連続検出信号（“Ｈ”
）が得られる。

そして、このように放送局から送信される文字放送信号
の２１続性が保持できなくなったことを安定に検出する
ことができる。更に、この検出信号を、例えば文字放送
の受信装置やアダプタの制御装置（信号処理制御用マイ
コン）に供給して、この不連続状態に対応する信号処理
制御を行なわせることもできる。

（発明の効果）以上の如く、本発明になる文字放送信号処理回路によれ
ば、文字放送信号データ処理用クロックからこのクロッ
クに同期したゲート信号を生成し・このゲート信号と等
化パルスを除去した同期信号との位相を検出することに
より同期連続／不連続検出信号を出力するので、放送局
側が同期切換えなどを行なって送信される文字放送信号
の連続性が保持できなくなったことを安定に検出するこ
とができるといった特長を有する。

【図面の簡単な説明】

第１図は本発明になる文字放送信号処理回路の一実施例
を示すブロック系統図、第２図、第４図。第５図及び第７図は本発明回路の各部の信号波形図、第
３図は本発明回路を構成する等化パルス除去回路７の具
体的回路を示す図、第６図は本発明回路の要部である水
平開用連続／不連続検出回路９の具体、的回路を示す因
である。１・・・入力端子、２・・・副搬送波再生回路、３・・
・舌弁周器、４・・・位相比較回路、５・・・電圧制御
発振器（ＶＣＯ）　、６・・・前会周器、７・・・等化
パルス除去回路、８・・・同期分離回路、９・・・水平
同期連続／不連続検出回路、１０、１０’・・・出力端
子、２０、２１．３８．４０．４１．４９．５０・・・端子
、２２、２３．２４・・・カウンタ、２５・・・インバ
ータ、２Ｇ、　２８．２９．３０．４７．４８・・・Ｄ
フリップフロップ、２７、３１．３２．３３・・・ＮＡ
ＮＤＡＮＤ回路・・・ＲＳフリップフロップ、３５．３
（）・・・ゲート回路、３７、４５・・・ＡＮＤ回路、
４２・・・１／３６４分周器、４３・・・ゲート信号生
成回路、４４・・・シフトレジスタ、４６・・・反転Ａ
ＮＤ回路。ル　１　父チ　６　山

Claims

【特許請求の範囲】

（１）テレビジョン信号の垂直帰線消去期間内に重畳さ
れる文字放送信号を受信し、この文字放送信号を信号処
理する文字放送信号処理回路であって、前記テレビジョン信号の副搬送波からこの副搬送波周波
数と所定倍数関係の周波数の文字放送信号データ処理用
クロックを得る回路と、前記テレビジョン信号から等化パルスを含む同期信号を
分離する回路と、前記文字放送信号データ処理用クロック及び前記等化パ
ルスを含む同期信号より同期信号の存在する期間を検出
し、この検出出力により前記等化パルスを含む同期信号
から等化パルスを除去する等化パルス除去回路と、前記文字放送信号データ処理用クロックからこのクロッ
クに同期したゲート信号を生成し、このゲート信号と前
記等化パルスを除去した同期信号との位相を検出するこ
とにより同期連続／不連続検出信号を出力する水平同期
連続／不連続検出回路とを設けたことを特徴とする文字
放送信号処理回路。
（２）文字放送信号データ処理用クロックを得る回路は
、フェーズ・ロックド・ループ回路で構成したことを特
徴とする特許請求の範囲第１項記載の文字放送信号処理
回路。
（３）水平同期連続／不連続検出回路は、文字放送信号
データ処理用クロックを同期信号周波数に分周する分周
器と、この分周器の出力から前記文字放送信号データ処
理用クロックに同期したゲート信号を生成するゲート信
号生成回路と、前記ゲート信号がデータ入力され等化パ
ルスを除去した同期信号でクロックして前記ゲート信号
と前記等化パルスを除去した同期信号との位相を検出す
るシフトレジスタと、このシフトレジスタの出力から同
期連続／不連続を検出し同期連続／不連続検出信号を出
力する検出回路とより構成したことを特徴とする特許請
求の範囲第１項記載の文字放送信号処理回路。