JPS63111696A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JPS63111696A JPS63111696A JP61259164A JP25916486A JPS63111696A JP S63111696 A JPS63111696 A JP S63111696A JP 61259164 A JP61259164 A JP 61259164A JP 25916486 A JP25916486 A JP 25916486A JP S63111696 A JPS63111696 A JP S63111696A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductor
- wiring board
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は配線基板およびその製造方法に係り、特にハイ
ブリッドＩＣ用の多層配線基板およびその製造方法に関
する。
ブリッドＩＣ用の多層配線基板およびその製造方法に関
する。
（従来の技術）
近年、電子機器の小型軽量化、多機能化、高速化、高信
頼化等の要求の高まりに伴ない、アルミナ等のセラミッ
クの多層配線基板上にＩＣチップや抵抗、コンデンサの
ようなチップ部品を多数搭載し、全体を金属製キャップ
で気密に封止した構造のハイブリッドＩＣが多用されて
きている。
頼化等の要求の高まりに伴ない、アルミナ等のセラミッ
クの多層配線基板上にＩＣチップや抵抗、コンデンサの
ようなチップ部品を多数搭載し、全体を金属製キャップ
で気密に封止した構造のハイブリッドＩＣが多用されて
きている。
＝ ５−
そしてこのハイブリッドＩＣに用いられるセラミック多
層配線基板は、通常グリーンシート法、厚膜法、あ゛る
いは厚膜薄膜混成法等の方法により製造されている。
層配線基板は、通常グリーンシート法、厚膜法、あ゛る
いは厚膜薄膜混成法等の方法により製造されている。
しかしながら、このようなセラミック多層配線基板は、
比較的大きな誘電率（ε）を有するセラミック（ε＝８
〜１０）や結晶化ガラス（ε＝９〜２０）で絶縁体層が
構成されているため、配線の浮遊容量を低く抑えること
ができず、搭載された素子の高速動作化が阻まれている
。
比較的大きな誘電率（ε）を有するセラミック（ε＝８
〜１０）や結晶化ガラス（ε＝９〜２０）で絶縁体層が
構成されているため、配線の浮遊容量を低く抑えること
ができず、搭載された素子の高速動作化が阻まれている
。
そこでこのような問題に対処するなめ、最近高速素子搭
載用の配線基板として銅−ポリイミド多層配線基板が開
発されつつある。この配線基板は、第５図に示すように
、厚さが１μｍ〜１０μｍ程度の薄膜導体パターン１と
ポリイミド層２とをセラミック基板３上に積層した構造
を有し、次のようにして製造されている。
載用の配線基板として銅−ポリイミド多層配線基板が開
発されつつある。この配線基板は、第５図に示すように
、厚さが１μｍ〜１０μｍ程度の薄膜導体パターン１と
ポリイミド層２とをセラミック基板３上に積層した構造
を有し、次のようにして製造されている。
すなわち、蒸着あるいはスパッタリングにより銅を主導
体とした２ないし３種の導体の薄膜をセラミック基板３
の全面に形成した後、フォトリソグラフィ等の方法で不
要部分をエツチングし′ＦＩｉＭ導体パターン１を形成
する第１の工程と、ポリイミド樹脂をスピンコート乾燥
した後、フォトリソグラフィにより上下の導体パターン
１間を電気的に接続する通孔４を形成する第２の工程と
を繰返すことにより製造されている。
体とした２ないし３種の導体の薄膜をセラミック基板３
の全面に形成した後、フォトリソグラフィ等の方法で不
要部分をエツチングし′ＦＩｉＭ導体パターン１を形成
する第１の工程と、ポリイミド樹脂をスピンコート乾燥
した後、フォトリソグラフィにより上下の導体パターン
１間を電気的に接続する通孔４を形成する第２の工程と
を繰返すことにより製造されている。
そしてこのような薄膜法により製造された銅−ポリイミ
ド多層配線基板は、絶縁体層を構成するポリイミド樹脂
の誘電率が極めて低く（ε＝３〜４）、しかも他の金属
に比べて電気抵抗の小さな銅により導体パターン１が形
成されているため、搭載された素子を高速動作させるこ
とができるという利点を有している。
ド多層配線基板は、絶縁体層を構成するポリイミド樹脂
の誘電率が極めて低く（ε＝３〜４）、しかも他の金属
に比べて電気抵抗の小さな銅により導体パターン１が形
成されているため、搭載された素子を高速動作させるこ
とができるという利点を有している。
（発明が解決しようとする問題点）
しかしながらこのような配線基板においては、ポリイミ
ド樹脂が吸湿性を有するため、この上にＩＣチップ等を
搭載し金属製キャップ等で気密封止してハイブリッドＩ
Ｃを製作した場合、ポリイミド屑２の厚さ方向から湿気
が金属製キャップ内部の搭載領域内に侵入してしまう。
ド樹脂が吸湿性を有するため、この上にＩＣチップ等を
搭載し金属製キャップ等で気密封止してハイブリッドＩ
Ｃを製作した場合、ポリイミド屑２の厚さ方向から湿気
が金属製キャップ内部の搭載領域内に侵入してしまう。
そしてこの湿気がマイグレーションによる多層配線部の
短絡事故、ＩＣやワイヤの腐蝕事故、あるいは温度サイ
クル試験時の結露による短絡事故等を引き起こすという
問題があった。
短絡事故、ＩＣやワイヤの腐蝕事故、あるいは温度サイ
クル試験時の結露による短絡事故等を引き起こすという
問題があった。
本発明はこれらの問題を解決するためになされたもので
、耐湿性が改善され気密封止された領域内への湿気の侵
入がなく、しかも信頼性が高く高速動作が可能なハイブ
リッドＩＣ用の多層配線基板およびその製造方法を提供
することを目的とする。
、耐湿性が改善され気密封止された領域内への湿気の侵
入がなく、しかも信頼性が高く高速動作が可能なハイブ
リッドＩＣ用の多層配線基板およびその製造方法を提供
することを目的とする。
［発明の構成］
（問題点を解決するための手段）
本発明の配線基板は、セラミック基板と、このセラミッ
ク基板の所定面中央部に配設された低誘電率絶縁材を絶
縁層としＣｕ系導体パターンを多層的に有する多層配線
部と、一端が前記多層配線部の端子に電気的に接続され
他端が前記セラミック基板の所定面周辺部に向けて配設
された導電配線パターンと、この導電配線パターンの少
なくとも一部をそれぞれ被覆しながらかつ前記多層配線
部を囲繞するように前記セラミック基板の所定面に環状
に形設された耐湿性材料からなる絶縁体層と、この絶縁
体層上に形設された環状導電体層と、この環状導電体層
上に形設されたシールリングパターン導体層と、前記セ
ラミック基板の所定面周辺部で前記導電配線パターンの
他端に電気的に接続されかつ一部が前記絶縁体層を覆う
ように形設された入出力パッドと、前記多層配線部を覆
うように基部が前記シールリングパターン導体層に取着
された導電性キャップとを具備することを特徴としてい
る。
ク基板の所定面中央部に配設された低誘電率絶縁材を絶
縁層としＣｕ系導体パターンを多層的に有する多層配線
部と、一端が前記多層配線部の端子に電気的に接続され
他端が前記セラミック基板の所定面周辺部に向けて配設
された導電配線パターンと、この導電配線パターンの少
なくとも一部をそれぞれ被覆しながらかつ前記多層配線
部を囲繞するように前記セラミック基板の所定面に環状
に形設された耐湿性材料からなる絶縁体層と、この絶縁
体層上に形設された環状導電体層と、この環状導電体層
上に形設されたシールリングパターン導体層と、前記セ
ラミック基板の所定面周辺部で前記導電配線パターンの
他端に電気的に接続されかつ一部が前記絶縁体層を覆う
ように形設された入出力パッドと、前記多層配線部を覆
うように基部が前記シールリングパターン導体層に取着
された導電性キャップとを具備することを特徴としてい
る。
またその製造方法は、セラミック基板の所定面に一端が
周辺部に他端が中央部に向かう導体配線パターンを厚膜
法により形成する工程と、前記導電配線パターンの少な
くとも一部をそれぞれ被覆しながらかつ前記セラミック
基板の所定面中央部を囲繞するように環状に結晶化ガラ
スからなる絶縁体層を形成する工程と、前記絶縁体層上
に環状導電体層を厚膜法により形成する工程と、前記セ
ラミック基板の所定面中央部にポリイミド樹脂を絶縁体
層とし端子が前記導体配線パターンの他端に接続される
Ｃｕ系導体パターンを多層的に有する多層配線部とこの
多層配線部の最上層のＣｕ系導体パターンと同時に少な
くとも前記導体配線パターンの一端に電気的に接続され
る入出力パッドおよび前記環状導電体層上にシールリン
グパターン導体層とを薄膜法により形成する工程と、前
記多層配線部を覆うように導電性キャップの基部を前記
シールリングパターン導体層上に取着する工程とからな
ることを特徴としている。
周辺部に他端が中央部に向かう導体配線パターンを厚膜
法により形成する工程と、前記導電配線パターンの少な
くとも一部をそれぞれ被覆しながらかつ前記セラミック
基板の所定面中央部を囲繞するように環状に結晶化ガラ
スからなる絶縁体層を形成する工程と、前記絶縁体層上
に環状導電体層を厚膜法により形成する工程と、前記セ
ラミック基板の所定面中央部にポリイミド樹脂を絶縁体
層とし端子が前記導体配線パターンの他端に接続される
Ｃｕ系導体パターンを多層的に有する多層配線部とこの
多層配線部の最上層のＣｕ系導体パターンと同時に少な
くとも前記導体配線パターンの一端に電気的に接続され
る入出力パッドおよび前記環状導電体層上にシールリン
グパターン導体層とを薄膜法により形成する工程と、前
記多層配線部を覆うように導電性キャップの基部を前記
シールリングパターン導体層上に取着する工程とからな
ることを特徴としている。
（作用）
本発明の配線基板およびその製造方法においては、内部
配線と電気的に接続するための導体配線パターンと環状
導電体層とが厚膜法により形成されており、環状導電体
層の内側のセラミック基板上に薄膜法により、低誘電率
絶縁材を絶縁層としＣｕ系導体パターンを多層的に有す
る多層配線部が設けられている。
配線と電気的に接続するための導体配線パターンと環状
導電体層とが厚膜法により形成されており、環状導電体
層の内側のセラミック基板上に薄膜法により、低誘電率
絶縁材を絶縁層としＣｕ系導体パターンを多層的に有す
る多層配線部が設けられている。
従って、多層配線部にＩＣチップ等の素子を搭載するこ
とにより、高速動作が可能なハイプリッドＩＣが得られ
る。
とにより、高速動作が可能なハイプリッドＩＣが得られ
る。
また、環状導電体層上に被覆されたシールリングパター
ン導体層上に金属製キャップを取着することにより多層
配線部が外気に直接触れることがなく、しかもシールリ
ングパターン導体層より外側の絶縁体層がセラミック及
び結晶化ガラス等で構成され、ここから厚さ方向に湿気
が侵入してくることがないので、短絡、腐蝕事故等が発
生することがなく、信頼性の高いハイブリッドＩＣが得
られる。
ン導体層上に金属製キャップを取着することにより多層
配線部が外気に直接触れることがなく、しかもシールリ
ングパターン導体層より外側の絶縁体層がセラミック及
び結晶化ガラス等で構成され、ここから厚さ方向に湿気
が侵入してくることがないので、短絡、腐蝕事故等が発
生することがなく、信頼性の高いハイブリッドＩＣが得
られる。
さらに、薄膜法により導体配線パターンの露出部および
環状導電体層上にそれぞれ薄膜導体が被覆され、ここに
銅を主導体とした２ないし３種の導体からなる入出力パ
ッドとシールリングパターン導体層が形成されているの
で、これらの上に入出力リードや金属製キャップをハン
ダにより固着する際の固着強度が高い。
環状導電体層上にそれぞれ薄膜導体が被覆され、ここに
銅を主導体とした２ないし３種の導体からなる入出力パ
ッドとシールリングパターン導体層が形成されているの
で、これらの上に入出力リードや金属製キャップをハン
ダにより固着する際の固着強度が高い。
（実施例）
以下、本発明の実施例を図面に基づいて説明する。
第１図および第２歯は、それぞれ本発明の配線基板の一
実施例を示す斜視図および要部拡大断面図である。
実施例を示す斜視図および要部拡大断面図である。
これらの図において符号５はアルミナ等のセラミックか
らなる基板を示し、このセラミック基板５表面の周辺部
には、基板中央部に向がってそれぞれ延出された複数本
の比較的短尺の導体パターン６が、以下に示ず厚膜法に
より夫々形成されている。
らなる基板を示し、このセラミック基板５表面の周辺部
には、基板中央部に向がってそれぞれ延出された複数本
の比較的短尺の導体パターン６が、以下に示ず厚膜法に
より夫々形成されている。
すなわち、これらの短尺の厚膜導体パターン６は、Ａｕ
ペーストのような５ｎ−Ｐｂ系のハンダとの拡散速度が
速いがファインパターン性と多層性とはんだぬれ性は良
いがはんだとの拡散速度の速い厚膜導体ペーストを５〜
２０μｍの厚さにスクリーン印刷し続いて乾燥、焼成す
ることによって形成されている。
ペーストのような５ｎ−Ｐｂ系のハンダとの拡散速度が
速いがファインパターン性と多層性とはんだぬれ性は良
いがはんだとの拡散速度の速い厚膜導体ペーストを５〜
２０μｍの厚さにスクリーン印刷し続いて乾燥、焼成す
ることによって形成されている。
またこうして形成された短尺の厚膜導体パターン６の上
には、これらの両端部をそれぞれ露出させ中央部のみを
被覆するような幅のリング状の絶縁体層７が、結晶化ガ
ラスペーストを印刷、乾燥、焼成することにより形成さ
れている。さらにこのリング状の絶縁体Ｒ７の上には、
これと相似形でこれよりいくらか幅の狭いリング状の導
体パターン８が、前述の厚膜導体ペーストを印刷、乾燥
、焼成することによって形成されている。
には、これらの両端部をそれぞれ露出させ中央部のみを
被覆するような幅のリング状の絶縁体層７が、結晶化ガ
ラスペーストを印刷、乾燥、焼成することにより形成さ
れている。さらにこのリング状の絶縁体Ｒ７の上には、
これと相似形でこれよりいくらか幅の狭いリング状の導
体パターン８が、前述の厚膜導体ペーストを印刷、乾燥
、焼成することによって形成されている。
またさらにこのようなリング状の厚膜導体パターン８の
内側セラミック基板５表面には、銅を主導体とした２な
いし３種の導体からなる厚さが１μｍ〜１０μｍ程度の
薄膜導体パターン９とほぼ同じ厚さのポリイミド層１０
とを、以下に示すような薄膜法により交互に積層してな
る銅−ポリイミド多層配線部１１が設けられている。
内側セラミック基板５表面には、銅を主導体とした２な
いし３種の導体からなる厚さが１μｍ〜１０μｍ程度の
薄膜導体パターン９とほぼ同じ厚さのポリイミド層１０
とを、以下に示すような薄膜法により交互に積層してな
る銅−ポリイミド多層配線部１１が設けられている。
すなわちこの多層配線部１１は、まずリング状の導体パ
ターン８の内側のセラミック基板５上に銅を主導体とし
た２ないし３種の導体、例えばＣｒ／Ｃｕ、Ｔｉ／Ｃｕ
、Ｏｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｃｒ、Ｃｒ／Ｃｕ／
Ａｕ、Ｔｉ／Ｃｕ／Ａｕ等の導体を、蒸着あるいはスパ
ッタリングすることにより薄膜を形成した後、フォトリ
ソグラフィにより不要の部分をエツチングすることによ
り第１層目の薄膜導体パターン９を形成する。そしてこ
の第１層目の薄膜導体パターン９においては、その端部
１２を短尺の厚膜導体パターン６の全内側端部上に重な
り合うように形成し、短尺の厚膜導体パターン６と多層
配線部１１の導体パターンとが電気的に接続されるよう
に構成する。
ターン８の内側のセラミック基板５上に銅を主導体とし
た２ないし３種の導体、例えばＣｒ／Ｃｕ、Ｔｉ／Ｃｕ
、Ｏｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｃｒ、Ｃｒ／Ｃｕ／
Ａｕ、Ｔｉ／Ｃｕ／Ａｕ等の導体を、蒸着あるいはスパ
ッタリングすることにより薄膜を形成した後、フォトリ
ソグラフィにより不要の部分をエツチングすることによ
り第１層目の薄膜導体パターン９を形成する。そしてこ
の第１層目の薄膜導体パターン９においては、その端部
１２を短尺の厚膜導体パターン６の全内側端部上に重な
り合うように形成し、短尺の厚膜導体パターン６と多層
配線部１１の導体パターンとが電気的に接続されるよう
に構成する。
このように形成された薄膜導体パターン９上に、有機材
料であるポリイミド樹脂をスピンコートし、乾燥硬化さ
せてポリイミド層１０を形成し、フォトリソグラフィに
よりエツチングを行って導体パターン９間を電気的に接
続するための通孔１３を形成する。
料であるポリイミド樹脂をスピンコートし、乾燥硬化さ
せてポリイミド層１０を形成し、フォトリソグラフィに
よりエツチングを行って導体パターン９間を電気的に接
続するための通孔１３を形成する。
このような工程を繰返して薄膜導体パターン９とポリイ
ミド層１０とを所定の層数交互に積層し、最後に最上層
の薄膜導体パターン９を以下に示すようにして形成する
。
ミド層１０とを所定の層数交互に積層し、最後に最上層
の薄膜導体パターン９を以下に示すようにして形成する
。
すなわち最上層においては、前記録を主導体としな２な
いし３種の導体を基板全面に蒸着あるいはスパッタリン
グした後、この薄膜導体をエツチングすることにより、
リング状の厚膜導体パターン８の内側にＩＣチップのよ
うな能動素子や抵抗、コンデンサのような受動素子を搭
載するための複数のダイパッド１４と、ボンデングワイ
ヤを介して搭載された能動素子と多層配線部１１の導体
パターンとを電気的に接続するための複数のアウターリ
ードポンディングパッド（ＯＬＥ）１５とを形成すると
ともに、短尺の厚膜導体パターン６の人出部上に、これ
により大サイズの複数個の入出力導体パッド１６を形成
し、リング状の厚膜導体パターン８上に、これを完全に
覆い、かつ下側のリング状の絶縁体層７より幅の狭いリ
ング状の薄膜導体パターン１７を形成する。そしてこの
リング状の導体パターン１７は、素子の搭載領域を金属
製キャップ等で気密に封止する場合、ハンダ等を溶着す
るためのシールリングパターンとなる。
いし３種の導体を基板全面に蒸着あるいはスパッタリン
グした後、この薄膜導体をエツチングすることにより、
リング状の厚膜導体パターン８の内側にＩＣチップのよ
うな能動素子や抵抗、コンデンサのような受動素子を搭
載するための複数のダイパッド１４と、ボンデングワイ
ヤを介して搭載された能動素子と多層配線部１１の導体
パターンとを電気的に接続するための複数のアウターリ
ードポンディングパッド（ＯＬＥ）１５とを形成すると
ともに、短尺の厚膜導体パターン６の人出部上に、これ
により大サイズの複数個の入出力導体パッド１６を形成
し、リング状の厚膜導体パターン８上に、これを完全に
覆い、かつ下側のリング状の絶縁体層７より幅の狭いリ
ング状の薄膜導体パターン１７を形成する。そしてこの
リング状の導体パターン１７は、素子の搭載領域を金属
製キャップ等で気密に封止する場合、ハンダ等を溶着す
るためのシールリングパターンとなる。
このように構成される実施例の配線基板上には、通常状
のようにして素子が搭載され、ハイブリッドＩＣが構成
される。
のようにして素子が搭載され、ハイブリッドＩＣが構成
される。
すなわち、第３図に示すように、多層配線部１１のダイ
パッド１４上には、ＩＣチップ１８や抵抗等（図示を省
略。）がそれぞれ導電性エポキシ１９のような接着剤で
接着され、これらのＩＣチップ１８とＯＬＢ １５との
間は、Ａｕ線やＡｌ線のようなボンディングワイヤ２０
によって電気的に接続される。そしてリング状の薄膜導
体パターン１７の上には、コバールやＦ ｅ ／ Ｎ
ｉ ４２アロイのようなセラミックと熱膨張係数がほぼ
等しい金属からなるキャップ２１がＳ ｎ ／ Ｐ ｂ
６３ ／ ３７合金のような共晶ハンダ２２によって
固着され、ＩＣチップ１８等が搭載された領域はヘリウ
ムや窒素のような不活性ガス２３が封入された状態で気
密に封止される。
パッド１４上には、ＩＣチップ１８や抵抗等（図示を省
略。）がそれぞれ導電性エポキシ１９のような接着剤で
接着され、これらのＩＣチップ１８とＯＬＢ １５との
間は、Ａｕ線やＡｌ線のようなボンディングワイヤ２０
によって電気的に接続される。そしてリング状の薄膜導
体パターン１７の上には、コバールやＦ ｅ ／ Ｎ
ｉ ４２アロイのようなセラミックと熱膨張係数がほぼ
等しい金属からなるキャップ２１がＳ ｎ ／ Ｐ ｂ
６３ ／ ３７合金のような共晶ハンダ２２によって
固着され、ＩＣチップ１８等が搭載された領域はヘリウ
ムや窒素のような不活性ガス２３が封入された状態で気
密に封止される。
さらに薄膜の入出力導体パッド１６上には、共晶ハンダ
等を用いてクリップリード等の入出力リードや入出力ピ
ン（図示を省略。）が固着される。
等を用いてクリップリード等の入出力リードや入出力ピ
ン（図示を省略。）が固着される。
従って、実施例の配線基板を用いこのようにして構成さ
れるハイブリッドＩＣにおいては、ＩＣチップ１８等が
搭載される多層配線部１１の絶縁体層が、セラミックや
結晶化ガラスと比べて非常に低い誘電率を有するポリイ
ミド樹脂で構成されているので、配線の浮遊容量を小さ
くすることができ、動作の高速化が進められる。
れるハイブリッドＩＣにおいては、ＩＣチップ１８等が
搭載される多層配線部１１の絶縁体層が、セラミックや
結晶化ガラスと比べて非常に低い誘電率を有するポリイ
ミド樹脂で構成されているので、配線の浮遊容量を小さ
くすることができ、動作の高速化が進められる。
また、このようなＩＣチップ１８等が搭載された領域が
金属製キャップ２１で気密に封止されており、かつ金属
製キャップ２１の外側に露出した基板周辺部の絶縁体層
は対湿性の高いアルミナ等のセラミック及び結晶化ガラ
スで構成されているので、金属製キャップ２１内部の搭
載領域への湿気の侵入が完全に防止され、マイグレーシ
ョン、ワイヤ腐蝕、結露事故等の発生がない。
金属製キャップ２１で気密に封止されており、かつ金属
製キャップ２１の外側に露出した基板周辺部の絶縁体層
は対湿性の高いアルミナ等のセラミック及び結晶化ガラ
スで構成されているので、金属製キャップ２１内部の搭
載領域への湿気の侵入が完全に防止され、マイグレーシ
ョン、ワイヤ腐蝕、結露事故等の発生がない。
さらにファインパターン性と多層性が良好であるがハン
ダとの固着性に劣る例えばＡｕペースト等の導体で構成
された短尺の厚膜導体パターン６とリング状の厚膜導体
パターン８とがそれぞれ薄膜導体で完全に覆われ、ハン
ダ付性の良い導体で入出力導体パッド１６とシールリン
グパターンとなるリング状の薄膜導体パターン１７が形
成されているので、金属製キャップ２１や入出力リード
等の固着強度の高いハイブリッドＩＣを得ることができ
る。
ダとの固着性に劣る例えばＡｕペースト等の導体で構成
された短尺の厚膜導体パターン６とリング状の厚膜導体
パターン８とがそれぞれ薄膜導体で完全に覆われ、ハン
ダ付性の良い導体で入出力導体パッド１６とシールリン
グパターンとなるリング状の薄膜導体パターン１７が形
成されているので、金属製キャップ２１や入出力リード
等の固着強度の高いハイブリッドＩＣを得ることができ
る。
なお、本発明においては、第４図に示すように、複数本
の短尺の厚膜導体パターン６に連接してセラミック基板
５の最周辺部に、複数の入出力導体パッドをＡｕペース
ト等の厚膜入出力導体パッド２４の上に、銅を主導体と
した２ないし３種の導体からなる１回りサイズの大きい
入出力導体パッド１６を′ＷＡ膜法により形成してなる
構造することもできる。
の短尺の厚膜導体パターン６に連接してセラミック基板
５の最周辺部に、複数の入出力導体パッドをＡｕペース
ト等の厚膜入出力導体パッド２４の上に、銅を主導体と
した２ないし３種の導体からなる１回りサイズの大きい
入出力導体パッド１６を′ＷＡ膜法により形成してなる
構造することもできる。
このように構成された配線基板においては、入出力リー
ド等がハンダ等によって固着される薄膜入出力導体パッ
ド１６が、下側に厚膜導体からなる入出力導体パッド２
４が設けられているので、セラミック基板５に対する薄
膜入出力導体パッド１６の接着強度およびハンダ付着強
度がいっそう向上されている。
ド等がハンダ等によって固着される薄膜入出力導体パッ
ド１６が、下側に厚膜導体からなる入出力導体パッド２
４が設けられているので、セラミック基板５に対する薄
膜入出力導体パッド１６の接着強度およびハンダ付着強
度がいっそう向上されている。
［発明の効果コ
以上の説明から明らかなように、本発明の配線基板およ
びその製造方法によれば、金属製キャップ等で気密に封
止された素子の搭載領域内へ湿気が侵入されることがな
く、短絡、腐蝕事故等が発生ずることがない。従って信
頼性が高く素子の高速動作が可能なハイブリッドＩＣを
得ることができる。
びその製造方法によれば、金属製キャップ等で気密に封
止された素子の搭載領域内へ湿気が侵入されることがな
く、短絡、腐蝕事故等が発生ずることがない。従って信
頼性が高く素子の高速動作が可能なハイブリッドＩＣを
得ることができる。
第１図および第２図はそれぞれ本発明の配線基板の一実
施例を示す斜視図および要部拡大断面図、第３図は実施
例の配線基板を用いて構成したハイブリッドＩＣの要部
拡大断面図、第４図は本発明の別の実施例の要部拡大断
面図、第５図は従来の銅−ポリイミド多層配線基板の断
面図である。 ５・・・・・・・・・セラミック基板 ６・・・・・・・・・短尺の厚膜導体パターン７・・・
・・・・・・リング状の絶縁体層８・・・・・・・・・
リング状の厚膜導体パターン９・・・・・・・・・薄膜
導体パターン１０・・・・・・・・・ポリイミド １１・・・・・・・・・多層配線部 １３・・・・・・・・・通孔 １４・・・・・・・・・ダイパッド １５・・・・・・・・・ＯＬＢ １６・・・・・・・・・薄膜入出力導体パッド１７・・
・・・・・・・リング状の薄膜導体パターン１８・・・
・・・・・・ＩＣチップ ２１・・・・・・・・・金属製キャップ２２・・・・・
・・・・ハンダ 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − 一 ２０ −
施例を示す斜視図および要部拡大断面図、第３図は実施
例の配線基板を用いて構成したハイブリッドＩＣの要部
拡大断面図、第４図は本発明の別の実施例の要部拡大断
面図、第５図は従来の銅−ポリイミド多層配線基板の断
面図である。 ５・・・・・・・・・セラミック基板 ６・・・・・・・・・短尺の厚膜導体パターン７・・・
・・・・・・リング状の絶縁体層８・・・・・・・・・
リング状の厚膜導体パターン９・・・・・・・・・薄膜
導体パターン１０・・・・・・・・・ポリイミド １１・・・・・・・・・多層配線部 １３・・・・・・・・・通孔 １４・・・・・・・・・ダイパッド １５・・・・・・・・・ＯＬＢ １６・・・・・・・・・薄膜入出力導体パッド１７・・
・・・・・・・リング状の薄膜導体パターン１８・・・
・・・・・・ＩＣチップ ２１・・・・・・・・・金属製キャップ２２・・・・・
・・・・ハンダ 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − 一 ２０ −
Claims (12)
- （１）セラミック基板と、 このセラミック基板の所定面中央部に配設された低誘電
率絶縁材を絶縁層としＣｕ系導体パターンを多層的に有
する多層配線部と、 一端が前記多層配線部の端子に電気的に接続され他端が
前記セラミック基板の所定面周辺部に向けて配設された
導電配線パターンと、 この導電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記多層配線部を囲繞するように前記セラ
ミック基板の所定面に環状に形設された耐湿性材料から
なる絶縁体層と、 この絶縁体層上に形設された環状導電体層と、この環状
導電体層上に形設されたシールリングパターン導体層と
、 前記セラミック基板の所定面周辺部で前記導電配線パタ
ーンの他端に電気的に接続されかつ一部が前記絶縁体層
を覆うように形設された入出力パッドと、 前記多層配線部を覆うように基部が前記シールリングパ
ターン導体層に取着された導電性キャップと、 を具備することを特徴とする配線基板。 - （２）セラミック基板が、アルミナからなる基板である
特許請求の範囲第１項記載の配線基板。 - （３）Ｃｕ系導体パターンが、Ｃｒ／Ｃｕ、Ｔｉ／Ｃｕ
、Ｃｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｔｉ、Ｃｒ／Ｃｕ／
Ａｕ、或いはＴｉ／Ｃｕ／Ａｕである特許請求の範囲第
１項記載の配線基板。 - （４）多層配線部を構成するＣｕ系導体パターンの最下
層のＣｕ系導体パターンの端部が、導電配線パターンの
他端に重ね合わせられて電気的に接続されている特許請
求の範囲第１項記載の配線基板。 - （５）低誘電率絶縁材料が、ポリイミド樹脂である特許
請求の範囲第１項記載の配線基板。 - （６）耐湿性材料が、結晶化ガラスである特許請求の範
囲第１項記載の配線基板。 - （７）導電性キャップが、金属製キャップである特許請
求の範囲第１項記載の配線基板。 - （８）セラミック基板の所定面に一端が周辺部に他端が
中央部に向かう導体配線パターンを厚膜法により形成す
る工程と、 前記導電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記セラミック基板の所定面中央部を囲繞
するように環状に結晶化ガラスからなる絶縁体層を形成
する工程と、 前記絶縁体層上に環状導電体層を厚膜法により形成する
工程と、 前記セラミック基板の所定面中央部にポリイミド樹脂を
絶縁体層とし端子が前記導体配線パターンの他端に接続
されるＣｕ系導体パターンを多層的に有する多層配線部
とこの多層配線部の最上層のＣｕ系導体パターンと同時
に少なくとも前記導体配線パターンの一端に電気的に接
続される入出力パッドおよび前記環状導電体層上にシー
ルリングパターン導体層とを薄膜法により形成する工程
と、 前記多層配線部を覆うように導電性キャップの基部を前
記シールリングパターン導体層上に取着する工程と、 からなることを特徴とする配線基板の製造方法。 - （９）導体配線パターンおよび環状導電体層を形成する
工程は、それぞれファインパターン性と多層性とハンダ
ぬれ性が良好であるがハンダとの拡散速度の速い厚膜導
体ペーストを印刷、乾燥、焼成してなるものである特許
請求の範囲第８項記載の配線基板の製造方法。 - （１０）絶縁体層を形成する工程は、厚膜結晶化ガラス
ペーストを印刷、乾燥、焼成してなるものである特許請
求の範囲第８項記載の配線基板の製造方法。 - （１１）Ｃｕ系導体パターンを形成する工程は、Ｃｒ／
Ｃｕ、Ｔｉ／Ｃｕ、Ｃｒ／Ｃｕ／Ｃｒ、Ｔｉ／Ｃｕ／Ｔ
ｉ、Ｃｒ／Ｃｕ／Ａｕ、或いはＴｉ／Ｃｕ／Ａｕからな
る薄膜を蒸着或いはスパッタリングし、フォトリソグラ
フィにより不要部分をエッチングしてなるものである特
許請求の範囲第８項記載の配線基板の製造方法。 - （１２）ポリイミド樹脂の絶縁体層を形成する工程は、
スピンコートによりポリイミド樹脂の薄膜を形成し、フ
ォトリソグラフィによりエッチングしてなるものである
特許請求の範囲第８項記載の配線基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259164A JPS63111696A (ja) | 1986-10-30 | 1986-10-30 | 配線基板およびその製造方法 |
| EP87309593A EP0266210B1 (en) | 1986-10-29 | 1987-10-29 | Electronic apparatus comprising a ceramic substrate |
| DE8787309593T DE3784213T2 (de) | 1986-10-29 | 1987-10-29 | Elektronischer apparat mit einem keramischen substrat. |
| US07/817,996 US5153709A (en) | 1986-10-29 | 1992-01-09 | Electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259164A JPS63111696A (ja) | 1986-10-30 | 1986-10-30 | 配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63111696A true JPS63111696A (ja) | 1988-05-16 |
| JPH0365033B2 JPH0365033B2 (ja) | 1991-10-09 |
Family
ID=17330236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61259164A Granted JPS63111696A (ja) | 1986-10-29 | 1986-10-30 | 配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63111696A (ja) |
-
1986
- 1986-10-30 JP JP61259164A patent/JPS63111696A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365033B2 (ja) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153709A (en) | Electronic apparatus | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| US5227583A (en) | Ceramic package and method for making same | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| US6583019B2 (en) | Perimeter anchored thick film pad | |
| JPH0799265A (ja) | 多層配線基板および多層配線基板の製造方法 | |
| JPH08274575A (ja) | 素子複合搭載回路基板 | |
| US20050224934A1 (en) | Circuit device | |
| US4639830A (en) | Packaged electronic device | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JPS63111697A (ja) | 配線基板およびその製造方法 | |
| JP2636602B2 (ja) | 半導体装置 | |
| JP2002373961A (ja) | 樹脂封止型電子装置 | |
| JPH0365033B2 (ja) | ||
| JP3297959B2 (ja) | 半導体装置 | |
| JPH0478181B2 (ja) | ||
| JPS6318335B2 (ja) | ||
| CA1197627A (en) | Device enclosure for high density tape bonding | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0661404A (ja) | 半導体装置 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| KR100417854B1 (ko) | 칩크기 패키지 구조 및 그 제조방법 | |
| JPH05343470A (ja) | 半導体装置 | |
| JP3250166B2 (ja) | 積層複合電子部品 | |
| JPH0878473A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |