JPH02272737A - 半導体の突起電極構造及び突起電極形成方法 - Google Patents
半導体の突起電極構造及び突起電極形成方法Info
- Publication number
- JPH02272737A JPH02272737A JP1094450A JP9445089A JPH02272737A JP H02272737 A JPH02272737 A JP H02272737A JP 1094450 A JP1094450 A JP 1094450A JP 9445089 A JP9445089 A JP 9445089A JP H02272737 A JPH02272737 A JP H02272737A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- protrusion
- semiconductor chip
- protective film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体チップの電極構造及び電極形成方法に係
り、特に半導体チップ上面に形成する突起電極構造及び
突起電極形成方法に関する。
り、特に半導体チップ上面に形成する突起電極構造及び
突起電極形成方法に関する。
近年電子機器の軽薄短小化、低価格の強い要求から、半
導体チップの実装に於いても、実装面積が小さ（、実装
厚が薄く、実装価格が低い実装方式の採用が望まれてい
る。これに対応するため）ＩＪ ノブチップボンディン
グ法（以下ＦＣ法と称す）、テープオートメ−デッドポ
ンディング法（以下ＴＩＢと称す）、メカニカル接続法
等、半導体チップの電極と回路基板上に形成された回路
パターンとを全電極−括にボンディングする接続方式が
検討されている。以上の如き接続方式に於いては一般的
に第３図及び第４図に示す様な半導体チップのアルミニ
ウムバンド上にアルミニウムパッドとの接着、拡散防止
のための金属層を形成し、さらにハンダ、銅、金等のメ
ツキ層を形成して成る突起電極を有する半導体チップが
用いられている。
導体チップの実装に於いても、実装面積が小さ（、実装
厚が薄く、実装価格が低い実装方式の採用が望まれてい
る。これに対応するため）ＩＪ ノブチップボンディン
グ法（以下ＦＣ法と称す）、テープオートメ−デッドポ
ンディング法（以下ＴＩＢと称す）、メカニカル接続法
等、半導体チップの電極と回路基板上に形成された回路
パターンとを全電極−括にボンディングする接続方式が
検討されている。以上の如き接続方式に於いては一般的
に第３図及び第４図に示す様な半導体チップのアルミニ
ウムバンド上にアルミニウムパッドとの接着、拡散防止
のための金属層を形成し、さらにハンダ、銅、金等のメ
ツキ層を形成して成る突起電極を有する半導体チップが
用いられている。
以下第３図の平面図及び第３図のＢ−Ｂ断面図を示す第
４図に添って従来技術に於ける突起電極構造及び突起電
極形成方法を説明する。半導体チップ１１表面に設けた
アルミニウムパッド１２を開口露出する如く保護膜１６
を形成する。該アルミニウムパッド１２はボンディング
時の熱的、機械的ストレスあるいは実装後の環境ストレ
スを受けるため半導体素子形成領域外に設けられている
。
４図に添って従来技術に於ける突起電極構造及び突起電
極形成方法を説明する。半導体チップ１１表面に設けた
アルミニウムパッド１２を開口露出する如く保護膜１６
を形成する。該アルミニウムパッド１２はボンディング
時の熱的、機械的ストレスあるいは実装後の環境ストレ
スを受けるため半導体素子形成領域外に設けられている
。
前記保護膜１６は一般的に燐を含有した酸化シリコン膜
、窒化シリコン膜等の無機質膜やポリイミド樹脂等の有
機高分子膜やこれらの積層構造が用いられる。次にアル
ミニウムパッド１２を含む半導体デフ１１１表面全面に
クロム−銅、アルミニウムークロム−鋼等の共通電極層
１４をスパツタリング、蒸着等の手段で形成する。次に
アルミニウムパッド１２部を開口する如く共通電極層１
４表面の略全面をレジストで覆った後、共通電極層１４
をメツキ用電極として、アルミニウムバッド１２上に設
けられたレジスト開口部にノ１ンダ、銅、金等のメツキ
層１５を形成する。前記共通電極層１４は、アルミニウ
ムパッド１２及びメツキ層１５との密着が良く、アルミ
ニウムパッド１２とメツキ層１５との拡散防止効果を有
する構成を選択することが重要であり、上記した共通電
極層１４構成の他にもチタン−パラジウム、チタン−ニ
ッケルー金等の構成も用いることが可能である。
、窒化シリコン膜等の無機質膜やポリイミド樹脂等の有
機高分子膜やこれらの積層構造が用いられる。次にアル
ミニウムパッド１２を含む半導体デフ１１１表面全面に
クロム−銅、アルミニウムークロム−鋼等の共通電極層
１４をスパツタリング、蒸着等の手段で形成する。次に
アルミニウムパッド１２部を開口する如く共通電極層１
４表面の略全面をレジストで覆った後、共通電極層１４
をメツキ用電極として、アルミニウムバッド１２上に設
けられたレジスト開口部にノ１ンダ、銅、金等のメツキ
層１５を形成する。前記共通電極層１４は、アルミニウ
ムパッド１２及びメツキ層１５との密着が良く、アルミ
ニウムパッド１２とメツキ層１５との拡散防止効果を有
する構成を選択することが重要であり、上記した共通電
極層１４構成の他にもチタン−パラジウム、チタン−ニ
ッケルー金等の構成も用いることが可能である。
しかる後、レジストを剥離し、共通電極層１４をメツキ
層１５をマスクとしてメッキ層１５下部を除く共通電極
層１４をエツチング除去して突起電極１６を完成する。
層１５をマスクとしてメッキ層１５下部を除く共通電極
層１４をエツチング除去して突起電極１６を完成する。
しかし上記する如き従来技術に於ける半導体の突起電極
構造に因ると、半導体チップ１１をボンディング接続す
る際に生ずる熱的、機械的ストレスあるいは実装後の環
境ストレスから半導体素子を保護するため、半導体素子
形成領域外にアルミニウムパッド１２を設けている。こ
のため半導体チップ１１の全面積中、アルミニウムパッ
ド１２が占める面積が大きく半導体チップ１１の縮小化
に対する障害となる。又突起電極１６のメツキ層１５を
形成する際、メツキ層１５の成長は一般的にほぼ等方向
に進行するため、レジスト開口径に比べ必要とする突起
電極１６高さの２倍程度の突起電極１６外径の増加が生
じ、このため突起電極１６ビノチの縮小化に対する障害
となる等、半導体チップ１１の小型化、低価格化さらに
は実装面積の縮小化を進める上で大きな問題となってい
る。
構造に因ると、半導体チップ１１をボンディング接続す
る際に生ずる熱的、機械的ストレスあるいは実装後の環
境ストレスから半導体素子を保護するため、半導体素子
形成領域外にアルミニウムパッド１２を設けている。こ
のため半導体チップ１１の全面積中、アルミニウムパッ
ド１２が占める面積が大きく半導体チップ１１の縮小化
に対する障害となる。又突起電極１６のメツキ層１５を
形成する際、メツキ層１５の成長は一般的にほぼ等方向
に進行するため、レジスト開口径に比べ必要とする突起
電極１６高さの２倍程度の突起電極１６外径の増加が生
じ、このため突起電極１６ビノチの縮小化に対する障害
となる等、半導体チップ１１の小型化、低価格化さらに
は実装面積の縮小化を進める上で大きな問題となってい
る。
本発明はかかる点に着目し、大きなアルミニウムバンド
エリアを必要とせず、半導体素子領域上への突起電極形
成が可能で、半導体チップサイズの縮小化を可能とする
突起電極構造及び突起電極形成方法を提供することを目
的としている。
エリアを必要とせず、半導体素子領域上への突起電極形
成が可能で、半導体チップサイズの縮小化を可能とする
突起電極構造及び突起電極形成方法を提供することを目
的としている。
上記目的を達成するため本発明に於ける突起電極構造及
び突起電極形成方法は、以下に記載の突起電極構造及び
突起電極形成方法とする。
び突起電極形成方法は、以下に記載の突起電極構造及び
突起電極形成方法とする。
（イ）半導体チップの電極が露出する様に接続穴を設け
た保護膜と、電極と離れた位置でかつ保護膜上に設けた
突起部と、接続穴を介し電極と突起部表面を覆う如く設
けた接続パターンと、突起部及び接続パターンから成る
突起電極の少なくとも頂部が露出しかつ保訛膜及び接続
パターン上に設けた絶縁膜とを備えた半導体の突起電極
構造。
た保護膜と、電極と離れた位置でかつ保護膜上に設けた
突起部と、接続穴を介し電極と突起部表面を覆う如く設
けた接続パターンと、突起部及び接続パターンから成る
突起電極の少なくとも頂部が露出しかつ保訛膜及び接続
パターン上に設けた絶縁膜とを備えた半導体の突起電極
構造。
（ロ）半導体チップ上に形成した電極が露出する如く接
続穴を形成した保護膜を形成する工程と、電極近傍に突
起部を形成する工程と、電極と突起部表面を覆う導電性
材料から成る接続パターンを形成し接続パターンと突起
部とから成る突起電極を形成する工程と、突起電極の少
なくとも頂部を露出し半導体チップ表面の略全面に絶縁
膜を形成する工程とを有する半導体の突起電極形成方法
。
続穴を形成した保護膜を形成する工程と、電極近傍に突
起部を形成する工程と、電極と突起部表面を覆う導電性
材料から成る接続パターンを形成し接続パターンと突起
部とから成る突起電極を形成する工程と、突起電極の少
なくとも頂部を露出し半導体チップ表面の略全面に絶縁
膜を形成する工程とを有する半導体の突起電極形成方法
。
上記構造及び形成方法によると、突起電極を半導体素子
領域上に形成することが可能で、従来技術に於けるアル
ミニウムパッドに比べ小さい接続穴にてアルミニウム電
極との接続を取ることができ、又突起電極外径も突起部
形成寸法で決定できろため小径の突起電極を得ることが
できる等、半導体チップの縮小化、低価格化に寄与する
ものである。
領域上に形成することが可能で、従来技術に於けるアル
ミニウムパッドに比べ小さい接続穴にてアルミニウム電
極との接続を取ることができ、又突起電極外径も突起部
形成寸法で決定できろため小径の突起電極を得ることが
できる等、半導体チップの縮小化、低価格化に寄与する
ものである。
以下本発明の実施例を図面に添って説明する。
第１図は本発明に於ける半導体チップを示す平面図、第
２図（ａｔ〜（ｄ）は工程を説明するための第１図に於
けるＡ−Ａ断面図を示す。第２図（ｄｌを用いて構造を
説明し、この構造を形成するための方法を第２図（ａ）
〜（ｄｌを用（・て説明する。
２図（ａｔ〜（ｄ）は工程を説明するための第１図に於
けるＡ−Ａ断面図を示す。第２図（ｄｌを用いて構造を
説明し、この構造を形成するための方法を第２図（ａ）
〜（ｄｌを用（・て説明する。
本発明における突起電極構造は第２図（ｄ）に示すよう
に、半導体チップ１の電極２が露出するように接続穴８
を設けた保護膜６と、電極２から離れた位置でかつ保護
膜６上に設ける突起部４と、接続穴８を介して電極２と
突起部４表面とを覆う接続パターン５と、突起部４と接
続パターン５とからなる突起電極６とからなる。
に、半導体チップ１の電極２が露出するように接続穴８
を設けた保護膜６と、電極２から離れた位置でかつ保護
膜６上に設ける突起部４と、接続穴８を介して電極２と
突起部４表面とを覆う接続パターン５と、突起部４と接
続パターン５とからなる突起電極６とからなる。
次に上記構造を形成するための製造方法を説明する。ま
ず第２図（ａ）に示すように、半導体チップ１の表面に
、アルミニウムからなる電極２を露出する如く複数個の
接続穴８を設けた無機質膜や有機高分子膜やこれらの積
層構造からなる保護膜３を形成する。電極２は半導体素
子領域内のアルミニウム配線であっても良く又、アルミ
ニウム以外の金属材料であっても良い。
ず第２図（ａ）に示すように、半導体チップ１の表面に
、アルミニウムからなる電極２を露出する如く複数個の
接続穴８を設けた無機質膜や有機高分子膜やこれらの積
層構造からなる保護膜３を形成する。電極２は半導体素
子領域内のアルミニウム配線であっても良く又、アルミ
ニウム以外の金属材料であっても良い。
次に第２図（ｂ）に示すように、電極２を含む保護膜６
の表面全面にポリイミド等の有機高分子膜を数ミクロン
から百ミクロン程度の厚さでコーティング形成し、しか
る後フォトエツチング等の手段により、少な（とも電極
２数の突起部４を保護膜６表面に形成する。この突起部
４はポリイミド等の有機高分子膜以外にも酸化シリコン
、窒化シリコン等の無機膜あるいは有機高分子膜と無機
膜の多層構成でも良い。
の表面全面にポリイミド等の有機高分子膜を数ミクロン
から百ミクロン程度の厚さでコーティング形成し、しか
る後フォトエツチング等の手段により、少な（とも電極
２数の突起部４を保護膜６表面に形成する。この突起部
４はポリイミド等の有機高分子膜以外にも酸化シリコン
、窒化シリコン等の無機膜あるいは有機高分子膜と無機
膜の多層構成でも良い。
次に第２図（Ｃ）に示すように、前記突起部４及び電極
２を含む半導体チップ１の表面全面にアルミニウム、銅
、金等の金属層をスパッタリング、蒸着等によって形成
し、しかる後、少なくとも電極２に対応する数の突起部
４０頂部を覆い、電極２と電気的接続を成す接続パター
ン５をフォトエツチング形成する。
２を含む半導体チップ１の表面全面にアルミニウム、銅
、金等の金属層をスパッタリング、蒸着等によって形成
し、しかる後、少なくとも電極２に対応する数の突起部
４０頂部を覆い、電極２と電気的接続を成す接続パター
ン５をフォトエツチング形成する。
次に第２図（ｄ）に示すように、半導体チン１１０表面
全面にポリイミド等の有機高分子から成る絶縁膜７をコ
ーティング形成し、少なくとも突起部４の頂部を露出せ
しめる如（フォトエツチングして突起電極６を完成する
。この状態を第１図に示す。上記の絶縁膜７はポリイミ
ド等の有機高分子以外にも酸化シリコン、窒化シリコン
等の無機系材料を用いても良い。
全面にポリイミド等の有機高分子から成る絶縁膜７をコ
ーティング形成し、少なくとも突起部４の頂部を露出せ
しめる如（フォトエツチングして突起電極６を完成する
。この状態を第１図に示す。上記の絶縁膜７はポリイミ
ド等の有機高分子以外にも酸化シリコン、窒化シリコン
等の無機系材料を用いても良い。
突起電極６の形成は上記するフォトエツチングによる方
法の他にも印刷法や転写法といった方法で、突起部４、
接続パターン５を形成することも可能である。
法の他にも印刷法や転写法といった方法で、突起部４、
接続パターン５を形成することも可能である。
又、突起電極６の頂部に他の導電性金属層を形成するこ
とも可能であり、例えば、印刷リフローデイツプ等の方
法でハンダを、無電解メツキ等の方法で銅、金、ニッケ
ルを、あるいはこれらの多層膜を形成することも可能で
あり、ＦＣ法、ＴＮＢ法、メカニカル接続法等の各種接
続法への適応が可能となる。
とも可能であり、例えば、印刷リフローデイツプ等の方
法でハンダを、無電解メツキ等の方法で銅、金、ニッケ
ルを、あるいはこれらの多層膜を形成することも可能で
あり、ＦＣ法、ＴＮＢ法、メカニカル接続法等の各種接
続法への適応が可能となる。
以上の如（本発明に因ると、半導体チップの保護膜上に
突起電極を形成することが可能となり、半導体素子形成
領域上も突起電極形成可能領域となるため従来の様なア
ルミニウムパッドのための広℃・面積を必要としない、
又突起電極の径も突起部の形状で決定されるため小径の
突起電極形成が容易である等、半導体チップサイズの縮
小化、強又接続パターンのレイアウトにより突起電極配
置の自由度が得られる。
突起電極を形成することが可能となり、半導体素子形成
領域上も突起電極形成可能領域となるため従来の様なア
ルミニウムパッドのための広℃・面積を必要としない、
又突起電極の径も突起部の形状で決定されるため小径の
突起電極形成が容易である等、半導体チップサイズの縮
小化、強又接続パターンのレイアウトにより突起電極配
置の自由度が得られる。
又突起部を弾性を有する有機高分子膜や有機高分子膜と
無機膜の多層構造とすることでボンディング時の熱的、
機械的ストレスや実装後の環境ストレス耐性の高い突起
電極を提供でき実装品質の安定化に対し効果がある等、
多大な効果を有する。
無機膜の多層構造とすることでボンディング時の熱的、
機械的ストレスや実装後の環境ストレス耐性の高い突起
電極を提供でき実装品質の安定化に対し効果がある等、
多大な効果を有する。
第１図は本発明に於ける半導体チップを示す平面図、第
２図（ａＪ〜（ｄ）は工程を説明するための第１図に於
けるＡ−Ａ断面を示す断面図、第３図は従来例の半導体
チップを示す平面図、第４図は第図に於けるＢ−Ｂ断面
を示す断面図である。 ２・・・・・・電極、 ６．１６・・・・・・保護膜、 ４・・・・・・突起部、 ５・・・・・・接続パターン、 ６．１６・・・・・・突起電極、 ７・・・・・・絶縁膜、 ８・・・・・・接続穴。 第１図 第３図 第４図
２図（ａＪ〜（ｄ）は工程を説明するための第１図に於
けるＡ−Ａ断面を示す断面図、第３図は従来例の半導体
チップを示す平面図、第４図は第図に於けるＢ−Ｂ断面
を示す断面図である。 ２・・・・・・電極、 ６．１６・・・・・・保護膜、 ４・・・・・・突起部、 ５・・・・・・接続パターン、 ６．１６・・・・・・突起電極、 ７・・・・・・絶縁膜、 ８・・・・・・接続穴。 第１図 第３図 第４図
Claims (2)
- （１）半導体チップの電極が露出する様に接続穴を設け
た保護膜と、前記電極と離れた位置でかつ前記保護膜上
に設ける突起部と、前記接続穴を介して前記電極と前記
突起部表面とを覆う如く設ける接続パターンと、前記突
起部及び接続パターンから成る突起電極と、該突起電極
が露出しかつ前記保護膜及び接続パターン上に設けた絶
縁膜とを備えることを特徴とする半導体の突起電極構造
。 - （２）半導体チップ上に形成した電極が露出するよう接
続穴を形成した保護膜を形成する工程と、前記電極の近
傍に突起部を形成する工程と、前記電極と前記突起部表
面を覆う導電性材料から成る接続パターンを形成し該接
続パターンと前記突起部とから成る突起電極を形成する
工程と、前記半導体チップ表面の略全面に前記突起電極
の頂部を露出する如く絶縁膜を形成する工程とを有する
ことを特徴とする半導体の突起電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1094450A JPH02272737A (ja) | 1989-04-14 | 1989-04-14 | 半導体の突起電極構造及び突起電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1094450A JPH02272737A (ja) | 1989-04-14 | 1989-04-14 | 半導体の突起電極構造及び突起電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02272737A true JPH02272737A (ja) | 1990-11-07 |
Family
ID=14110600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1094450A Pending JPH02272737A (ja) | 1989-04-14 | 1989-04-14 | 半導体の突起電極構造及び突起電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02272737A (ja) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362927A (ja) * | 1989-07-31 | 1991-03-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2005123268A (ja) * | 2003-10-14 | 2005-05-12 | Seiko Epson Corp | 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置 |
| EP1587142A1 (en) * | 2004-04-16 | 2005-10-19 | Seiko Epson Corporation | Electronic component, mounted structure, electro-optical device, and electronic device |
| JP2005303314A (ja) * | 2004-04-14 | 2005-10-27 | Samsung Electronics Co Ltd | バンプ構造を含む半導体素子及びその製造方法 |
| EP1427007A3 (en) * | 2002-12-02 | 2006-01-04 | Seiko Epson Corporation | Electrodes for semiconductor device and method for manufacturing the same |
| US7084498B2 (en) | 2001-10-17 | 2006-08-01 | Renesas Technology Corp. | Semiconductor device having projected electrodes and structure for mounting the same |
| EP1750304A2 (en) | 2005-08-03 | 2007-02-07 | Seiko Epson Corporation | Semiconductor device |
| JP2007048971A (ja) * | 2005-08-10 | 2007-02-22 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2007149865A (ja) * | 2005-11-25 | 2007-06-14 | Seiko Epson Corp | 半導体装置、及び、電子機器の製造方法 |
| US7246432B2 (en) | 2005-06-28 | 2007-07-24 | Seiko Epson Corporation | Method of manufacturing semiconductor device |
| US7276792B2 (en) | 2004-06-14 | 2007-10-02 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| US7348269B2 (en) | 2005-01-12 | 2008-03-25 | Seiko Epson Corporation | Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus |
| JP2008277646A (ja) * | 2007-05-02 | 2008-11-13 | Epson Imaging Devices Corp | 電気光学装置用基板、実装構造体及び電子機器 |
| CN100438005C (zh) * | 2005-07-11 | 2008-11-26 | 精工爱普生株式会社 | 半导体装置 |
| CN100452375C (zh) * | 2005-08-08 | 2009-01-14 | 精工爱普生株式会社 | 半导体装置 |
| CN100454531C (zh) * | 2005-08-02 | 2009-01-21 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| CN100461396C (zh) * | 2005-06-29 | 2009-02-11 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| US7544598B2 (en) | 2005-07-19 | 2009-06-09 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| US7582967B2 (en) | 2005-08-01 | 2009-09-01 | Seiko Epson Corporation | Semiconductor device, electronic module, and method of manufacturing electronic module |
| US7629671B2 (en) | 2005-07-06 | 2009-12-08 | Seiko Epson Corporation | Semiconductor device having a resin protrusion with a depression and method manufacturing the same |
| US7642627B2 (en) | 2005-08-02 | 2010-01-05 | Seiko Epson Corporation | Semiconductor device |
| US7714436B2 (en) | 2007-08-20 | 2010-05-11 | Seiko Epson Corporation | Electronic device and electronic apparatus |
| US7763536B2 (en) | 2005-06-21 | 2010-07-27 | Seiko Epson Corporation | Method of manufacturing a semiconductor device |
| US7777332B2 (en) | 2005-11-07 | 2010-08-17 | Seiko Epson Corporation | Semiconductor device |
| US7790595B2 (en) | 2005-07-05 | 2010-09-07 | Seiko Epson Corporation | Manufacturing method improving the reliability of a bump electrode |
| US7830007B2 (en) | 2007-07-30 | 2010-11-09 | Seiko Epson Corporation | Electronic device, method of producing the same, and semiconductor device |
| US7910498B2 (en) | 2005-07-12 | 2011-03-22 | Seiko Epson Corporation | Method for manufacturing semiconductor device |
| KR101067057B1 (ko) * | 2008-03-03 | 2011-09-22 | 세이코 엡슨 가부시키가이샤 | 반도체 모듈 |
| US8105934B2 (en) | 2004-04-14 | 2012-01-31 | Samsung Electronics Co., Ltd. | Bump structure for a semiconductor device and method of manufacture |
| US8142602B2 (en) | 2004-04-27 | 2012-03-27 | Seiko Epson Corporation | Method for mounting semiconductor device |
| US8183690B2 (en) | 2007-08-13 | 2012-05-22 | Seiko Epson Corporation | Electronic device |
-
1989
- 1989-04-14 JP JP1094450A patent/JPH02272737A/ja active Pending
Cited By (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362927A (ja) * | 1989-07-31 | 1991-03-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7084498B2 (en) | 2001-10-17 | 2006-08-01 | Renesas Technology Corp. | Semiconductor device having projected electrodes and structure for mounting the same |
| EP1427007A3 (en) * | 2002-12-02 | 2006-01-04 | Seiko Epson Corporation | Electrodes for semiconductor device and method for manufacturing the same |
| US9362246B2 (en) | 2002-12-02 | 2016-06-07 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit substrate, electro-optical apparatus, and electronic equipment |
| US7795129B2 (en) | 2002-12-02 | 2010-09-14 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit substrate, electro-optical apparatus, and electronic equipment |
| US7098127B2 (en) | 2002-12-02 | 2006-08-29 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit substrate, electro-optical apparatus, and electronic equipment |
| US7132749B2 (en) | 2002-12-02 | 2006-11-07 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit substrate, electro-optical apparatus, and electronic equipment |
| JP2005123268A (ja) * | 2003-10-14 | 2005-05-12 | Seiko Epson Corp | 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置 |
| US8105934B2 (en) | 2004-04-14 | 2012-01-31 | Samsung Electronics Co., Ltd. | Bump structure for a semiconductor device and method of manufacture |
| JP2005303314A (ja) * | 2004-04-14 | 2005-10-27 | Samsung Electronics Co Ltd | バンプ構造を含む半導体素子及びその製造方法 |
| US7166920B2 (en) | 2004-04-16 | 2007-01-23 | Seiko Epson Corporation | Electronic component, mounted structure, electro-optical device, and electronic device |
| EP1587142A1 (en) * | 2004-04-16 | 2005-10-19 | Seiko Epson Corporation | Electronic component, mounted structure, electro-optical device, and electronic device |
| US8142602B2 (en) | 2004-04-27 | 2012-03-27 | Seiko Epson Corporation | Method for mounting semiconductor device |
| US7276792B2 (en) | 2004-06-14 | 2007-10-02 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| US7741712B2 (en) | 2004-06-14 | 2010-06-22 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| US7888799B2 (en) | 2004-06-14 | 2011-02-15 | Seiko Epson Corporation | Semiconductor device, circuit substrate, electro-optic device and electronic appliance |
| US7348269B2 (en) | 2005-01-12 | 2008-03-25 | Seiko Epson Corporation | Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus |
| CN100390941C (zh) * | 2005-01-12 | 2008-05-28 | 精工爱普生株式会社 | 半导体装置及其制法、电路基板、电光学装置和电子仪器 |
| US7763536B2 (en) | 2005-06-21 | 2010-07-27 | Seiko Epson Corporation | Method of manufacturing a semiconductor device |
| US7246432B2 (en) | 2005-06-28 | 2007-07-24 | Seiko Epson Corporation | Method of manufacturing semiconductor device |
| CN100452337C (zh) * | 2005-06-28 | 2009-01-14 | 精工爱普生株式会社 | 半导体装置的制造方法 |
| US7825518B2 (en) | 2005-06-29 | 2010-11-02 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| CN100461396C (zh) * | 2005-06-29 | 2009-02-11 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| US7936073B2 (en) | 2005-06-29 | 2011-05-03 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| US7671476B2 (en) | 2005-06-29 | 2010-03-02 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| US7790595B2 (en) | 2005-07-05 | 2010-09-07 | Seiko Epson Corporation | Manufacturing method improving the reliability of a bump electrode |
| US7629671B2 (en) | 2005-07-06 | 2009-12-08 | Seiko Epson Corporation | Semiconductor device having a resin protrusion with a depression and method manufacturing the same |
| CN100438005C (zh) * | 2005-07-11 | 2008-11-26 | 精工爱普生株式会社 | 半导体装置 |
| US7705453B2 (en) | 2005-07-11 | 2010-04-27 | Seiko Epson Corporation | Semiconductor device |
| US8138612B2 (en) | 2005-07-11 | 2012-03-20 | Seiko Epson Corporation | Semiconductor device |
| EP1744361A3 (en) * | 2005-07-11 | 2009-07-29 | Seiko Epson Corporation | Semiconductor device |
| US7910498B2 (en) | 2005-07-12 | 2011-03-22 | Seiko Epson Corporation | Method for manufacturing semiconductor device |
| US8114788B2 (en) | 2005-07-12 | 2012-02-14 | Seiko Epson Corporation | Method for manufacturing semiconductor device |
| US7544598B2 (en) | 2005-07-19 | 2009-06-09 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| US7582967B2 (en) | 2005-08-01 | 2009-09-01 | Seiko Epson Corporation | Semiconductor device, electronic module, and method of manufacturing electronic module |
| US7728424B2 (en) | 2005-08-02 | 2010-06-01 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| CN100454531C (zh) * | 2005-08-02 | 2009-01-21 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
| US7642627B2 (en) | 2005-08-02 | 2010-01-05 | Seiko Epson Corporation | Semiconductor device |
| EP1750304A2 (en) | 2005-08-03 | 2007-02-07 | Seiko Epson Corporation | Semiconductor device |
| US7576424B2 (en) | 2005-08-03 | 2009-08-18 | Seiko Epson Corporation | Semiconductor device |
| CN100452374C (zh) * | 2005-08-03 | 2009-01-14 | 精工爱普生株式会社 | 半导体装置 |
| US7851912B2 (en) | 2005-08-08 | 2010-12-14 | Seiko Epson Corporation | Semiconductor device |
| CN100452375C (zh) * | 2005-08-08 | 2009-01-14 | 精工爱普生株式会社 | 半导体装置 |
| US7705454B2 (en) | 2005-08-08 | 2010-04-27 | Seiko Epson Corporation | Semiconductor device |
| JP2007048971A (ja) * | 2005-08-10 | 2007-02-22 | Seiko Epson Corp | 半導体装置の製造方法 |
| US8115309B2 (en) | 2005-11-07 | 2012-02-14 | Seiko Epson Corporation | Semiconductor device |
| US7777332B2 (en) | 2005-11-07 | 2010-08-17 | Seiko Epson Corporation | Semiconductor device |
| JP2007149865A (ja) * | 2005-11-25 | 2007-06-14 | Seiko Epson Corp | 半導体装置、及び、電子機器の製造方法 |
| JP2008277646A (ja) * | 2007-05-02 | 2008-11-13 | Epson Imaging Devices Corp | 電気光学装置用基板、実装構造体及び電子機器 |
| US7830007B2 (en) | 2007-07-30 | 2010-11-09 | Seiko Epson Corporation | Electronic device, method of producing the same, and semiconductor device |
| US8183693B2 (en) | 2007-07-30 | 2012-05-22 | Seiko Epson Corporation | Electronic device, method of producing the same, and semiconductor device |
| US8183690B2 (en) | 2007-08-13 | 2012-05-22 | Seiko Epson Corporation | Electronic device |
| US8106509B2 (en) | 2007-08-20 | 2012-01-31 | Seiko Epson Corporation | Electronic device and electronic apparatus |
| US7714436B2 (en) | 2007-08-20 | 2010-05-11 | Seiko Epson Corporation | Electronic device and electronic apparatus |
| US8421248B2 (en) | 2007-08-20 | 2013-04-16 | Seiko Epson Corporation | Electronic device and electronic apparatus |
| US8508042B2 (en) | 2007-08-20 | 2013-08-13 | Seiko Epson Corporation | Electronic device and electronic apparatus |
| KR101067057B1 (ko) * | 2008-03-03 | 2011-09-22 | 세이코 엡슨 가부시키가이샤 | 반도체 모듈 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492200B1 (en) | Semiconductor chip package and fabrication method thereof | |
| US6512298B2 (en) | Semiconductor device and method for producing the same | |
| JP3351706B2 (ja) | 半導体装置およびその製造方法 | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| US6104091A (en) | Semiconductor package and the manufacturing method | |
| US6921980B2 (en) | Integrated semiconductor circuit including electronic component connected between different component connection portions | |
| US6853084B2 (en) | Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| US20050054187A1 (en) | Method for forming ball pads of BGA substrate | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US7202421B2 (en) | Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices | |
| US20050017058A1 (en) | [method of fabricating circuit substrate] | |
| JPH11204678A (ja) | 半導体装置及びその製造方法 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| US6897094B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| US20020185743A1 (en) | Wafer level chip-scale package and a method for manufacturing | |
| JP2007005357A (ja) | 半導体装置の製造方法 | |
| JPS6359535B2 (ja) | ||
| JPH07240434A (ja) | バンプ電極、およびその製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 |