JPS63113445A - 二層構造レジストにおける平坦化層の形成方法 - Google Patents
二層構造レジストにおける平坦化層の形成方法Info
- Publication number
- JPS63113445A JPS63113445A JP25675186A JP25675186A JPS63113445A JP S63113445 A JPS63113445 A JP S63113445A JP 25675186 A JP25675186 A JP 25675186A JP 25675186 A JP25675186 A JP 25675186A JP S63113445 A JPS63113445 A JP S63113445A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pvcz
- layer
- binder
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
本発明は、電子線二層構造レジストプロセスにおいて、
基板表面の高段差を平坦化する材料による電荷の蓄積の
問題を解決するために、平坦化材としてポリビニルカル
バゾール （ＰＶＣＺ）に感光剤とバインダーを添加し
たものを用い、紫外光（ＵＶ光）で硬化させることによ
り、二層構造レジストの平坦化層を形成し、精度の高い
パターンの形成を可能とするものである。
基板表面の高段差を平坦化する材料による電荷の蓄積の
問題を解決するために、平坦化材としてポリビニルカル
バゾール （ＰＶＣＺ）に感光剤とバインダーを添加し
たものを用い、紫外光（ＵＶ光）で硬化させることによ
り、二層構造レジストの平坦化層を形成し、精度の高い
パターンの形成を可能とするものである。
本発明は、二層構造レジスト平坦化層の形成方法に関し
、更に詳しく述べるならば、二層構造レジストの下層を
、基板表面の段差を平坦化する材料を用いて形成する方
法に関する。
、更に詳しく述べるならば、二層構造レジストの下層を
、基板表面の段差を平坦化する材料を用いて形成する方
法に関する。
従来より行われている紫外線露光によるパターン形成方
法では、波長による制限から、微細パターンの形成は１
８ｍ以上の線幅のパターンにＪＩＢられ、これ以下の線
幅を有する微細パターンの形成は困難である。
法では、波長による制限から、微細パターンの形成は１
８ｍ以上の線幅のパターンにＪＩＢられ、これ以下の線
幅を有する微細パターンの形成は困難である。
一方、電子線のような電離放射線は波長が紫外線に比べ
て墨かに短いので、これを用いて１μｍ未満の線幅の微
細パターンを形成することが可能である。
て墨かに短いので、これを用いて１μｍ未満の線幅の微
細パターンを形成することが可能である。
このように微細なレジストパターンを形成し、これにウ
ェットエツチングあるいはドライエツチングを行うこと
により、被処理基板上に微細な導体パターンや絶縁層パ
ターンなどが形成されているが、ＬＳＩ、ＶＬＳ Ｉ等
のような半導体素子製造プロセスにおいては、多層化が
行われているため、表面に１〜２μｍの段差が生じてお
り、そのために従来の単層レジスト法では微細パターン
を高精度で形成することは不可能になった。
ェットエツチングあるいはドライエツチングを行うこと
により、被処理基板上に微細な導体パターンや絶縁層パ
ターンなどが形成されているが、ＬＳＩ、ＶＬＳ Ｉ等
のような半導体素子製造プロセスにおいては、多層化が
行われているため、表面に１〜２μｍの段差が生じてお
り、そのために従来の単層レジスト法では微細パターン
を高精度で形成することは不可能になった。
本発明は、この問題を解決する方法として開発が進めら
れている電子線露光用二層構造レジストのうち下層に使
用される平坦化樹脂層の改良に関するものである。
れている電子線露光用二層構造レジストのうち下層に使
用される平坦化樹脂層の改良に関するものである。
ＬＳＩ、ＶＬＳ Ｉ等の、多層化によって大きな段差を
もつ素子の製造に当たっては、被処理基板にスピンコー
ド法によってレジストを被覆する場合に、段差端部での
レジストの膜厚が薄くなるために、レジストが切断して
しまうという問題がある。
もつ素子の製造に当たっては、被処理基板にスピンコー
ド法によってレジストを被覆する場合に、段差端部での
レジストの膜厚が薄くなるために、レジストが切断して
しまうという問題がある。
また、電子線露光においては、段差部からの電子線のバ
ックスキャタリングのために、レジストの解像性が損な
われるという問題もある。
ックスキャタリングのために、レジストの解像性が損な
われるという問題もある。
これらの問題を解決するために、解像性の優れたレジス
トと耐ドライエツチング性の優れた合成樹脂とを上下層
に組み合わせた二層構造レジストが開発されている。こ
こで、下層樹脂層は高い段差を有する被加工層を平坦化
する目的で形成されるものであり、そのため少なくとも
２μｍの膜厚を有していなければならない。
トと耐ドライエツチング性の優れた合成樹脂とを上下層
に組み合わせた二層構造レジストが開発されている。こ
こで、下層樹脂層は高い段差を有する被加工層を平坦化
する目的で形成されるものであり、そのため少なくとも
２μｍの膜厚を有していなければならない。
また、電子線レジストの使用に当たって、電子は負の電
荷をもつために、電子線を走査してパターンをｉ！ＩＲ
露光する場合に、走査位置に電荷の蓄積が起こり、微小
な間隙を隔てて微細パターンを描画する場合に電荷のに
じみを生じ、そのためにパターンの位置ずれを生ずると
いう問題がある。
荷をもつために、電子線を走査してパターンをｉ！ＩＲ
露光する場合に、走査位置に電荷の蓄積が起こり、微小
な間隙を隔てて微細パターンを描画する場合に電荷のに
じみを生じ、そのためにパターンの位置ずれを生ずると
いう問題がある。
以上に説明したように、表面に顕著な段差が存在する半
導体素子基板上に微細パターンを形成するためには、二
層構造レジストを用いることが必要であり、また１μｍ
未満の線幅の微細パターンを形成するには電子線リソグ
ラフィを使用する必要がある。
導体素子基板上に微細パターンを形成するためには、二
層構造レジストを用いることが必要であり、また１μｍ
未満の線幅の微細パターンを形成するには電子線リソグ
ラフィを使用する必要がある。
しかし、このような方法による場合には、電子線走査位
置に電荷の蓄積を生じ、これが原因でパターンの位置ず
れを生じ、精度が低下するという問題がある。通常、二
層構造レジスト用平坦化材として、ノボラック系フォト
レジストをハードベイクして用いているが、段差を平坦
化するために２μｍ程度の厚さが必要となるため、電子
線露光の際に電荷の蓄積が生じやすく、大きなパターン
の位置ずれが生ずるのである。
置に電荷の蓄積を生じ、これが原因でパターンの位置ず
れを生じ、精度が低下するという問題がある。通常、二
層構造レジスト用平坦化材として、ノボラック系フォト
レジストをハードベイクして用いているが、段差を平坦
化するために２μｍ程度の厚さが必要となるため、電子
線露光の際に電荷の蓄積が生じやすく、大きなパターン
の位置ずれが生ずるのである。
本発明は、上記の問題点を解決するため、電子線露光用
二層構造レジストにおける下層の平坦化層を形成するに
当たり、ＰＶＣｚに感光剤とバインダーを添加し、Ｄｅ
ｅｐＵＶ光で硬化させることを特徴とする、二層構造レ
ジスト平坦化層の形成方法を提供するものである。
二層構造レジストにおける下層の平坦化層を形成するに
当たり、ＰＶＣｚに感光剤とバインダーを添加し、Ｄｅ
ｅｐＵＶ光で硬化させることを特徴とする、二層構造レ
ジスト平坦化層の形成方法を提供するものである。
本発明に用いるＰＶＣｚとしては、分子量約１０万〜１
５０万のものが好ましい。これを感光剤およびバインダ
ーとともに適当な溶剤、例えば、モノクロロベンゼン１
０−ジクロロベンゼン混液に溶解して塗液とし、これを
流延法や好ましくはスピンコード法によって塗布する。
５０万のものが好ましい。これを感光剤およびバインダ
ーとともに適当な溶剤、例えば、モノクロロベンゼン１
０−ジクロロベンゼン混液に溶解して塗液とし、これを
流延法や好ましくはスピンコード法によって塗布する。
有用な感光剤は、アジド系の化合物であって、上記ＰＶ
Ｃｚの溶剤に可溶なものである。バインダーとしては、
当業者に公知のものを使用することができる。
Ｃｚの溶剤に可溶なものである。バインダーとしては、
当業者に公知のものを使用することができる。
本発明の方法で形成した平坦化層を有する二層構造レジ
ストに電子線露光を行い、微細パターンを描画すると、
得られるパターンの位置ずれを大幅に軽減することがで
きる。
ストに電子線露光を行い、微細パターンを描画すると、
得られるパターンの位置ずれを大幅に軽減することがで
きる。
以下、実施例を挙げて、本発明をさらに説明する。
実施例１
まず、ＰＶＣｚ （分子量約７０万）をモノクロロベン
ゼン１０−ジクロロベンゼン（１： １）に溶解した８
重世％の溶液に、ＰＶＣｚの重量に対して１重量％の線
状飽和ポリエステル樹脂と７．５重量％の２．６−ビス
（４′−アジドベンザル）−４−メチルシクロヘキサノ
ンを添加して、平坦化材料を調製した。これを、アルミ
配線などの段差を有する基板上にスピンコーティングに
より塗布し、２μｍの厚さの平坦化層を形成した。８０
℃で２０分間プリベイクした後、Ｕｖランプを用いて露
光量３０Ｊ／ｃｍ２で硬化させた。この層上にシリコン
含存レジストを０．２μｍの厚さにスピンコードし、８
０℃で２０分間プリベイクした。
ゼン１０−ジクロロベンゼン（１： １）に溶解した８
重世％の溶液に、ＰＶＣｚの重量に対して１重量％の線
状飽和ポリエステル樹脂と７．５重量％の２．６−ビス
（４′−アジドベンザル）−４−メチルシクロヘキサノ
ンを添加して、平坦化材料を調製した。これを、アルミ
配線などの段差を有する基板上にスピンコーティングに
より塗布し、２μｍの厚さの平坦化層を形成した。８０
℃で２０分間プリベイクした後、Ｕｖランプを用いて露
光量３０Ｊ／ｃｍ２で硬化させた。この層上にシリコン
含存レジストを０．２μｍの厚さにスピンコードし、８
０℃で２０分間プリベイクした。
加速電圧２０ＫｅＶの電子線露光装置を用い、１５μＣ
／ ｃ ｍ ２の露光量で０．５μｍのラインアンドス
ペースパターンを描画した後、メチルイソブチルケトン
で３０秒間現像し、イソプロピルアルコールで１０秒間
リンスを行った。こうして形成したパターンをマスクと
して、酸素プラズマによるエツチングを行ったところ、
平坦化層にノボラック系フォトレジストを用いた場合に
比較して、位置ずれが大幅に減少し、高精度なパターン
を形成していることがわかった。
／ ｃ ｍ ２の露光量で０．５μｍのラインアンドス
ペースパターンを描画した後、メチルイソブチルケトン
で３０秒間現像し、イソプロピルアルコールで１０秒間
リンスを行った。こうして形成したパターンをマスクと
して、酸素プラズマによるエツチングを行ったところ、
平坦化層にノボラック系フォトレジストを用いた場合に
比較して、位置ずれが大幅に減少し、高精度なパターン
を形成していることがわかった。
実施例２
実施例１に記した感光剤以外に、他のアジド化合物、即
ち２．６−ビス（アジドスチリル）アセトン、２，６−
ビス（アジドベンザル）アセトンまたは２，６−ビス（
アジドベンザル）シクロヘキサンを用いても同様の結果
が得られた。
ち２．６−ビス（アジドスチリル）アセトン、２，６−
ビス（アジドベンザル）アセトンまたは２，６−ビス（
アジドベンザル）シクロヘキサンを用いても同様の結果
が得られた。
実施例３
実施例１に記した線状飽和ポリエステルの代わりにポリ
カーボネート（分子量約２万）を用いても同様の結果が
得られた。
カーボネート（分子量約２万）を用いても同様の結果が
得られた。
〔発明の効果ゴ
以上に記載したように、本発明により、電荷の蓄積によ
るパターンの位置ずれは減少し、精度の高いパターン形
成が可能となる。
るパターンの位置ずれは減少し、精度の高いパターン形
成が可能となる。
Claims (1)
- １、電子線露光用二層構造レジストにおいて、下層の平
坦化層を形成するに当たり、ポリビニルカルバゾールに
感光剤とバインダーを添加し、紫外光で硬化させること
を特徴とする、二層構造レジストにおける平坦化層の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25675186A JPS63113445A (ja) | 1986-10-30 | 1986-10-30 | 二層構造レジストにおける平坦化層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25675186A JPS63113445A (ja) | 1986-10-30 | 1986-10-30 | 二層構造レジストにおける平坦化層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63113445A true JPS63113445A (ja) | 1988-05-18 |
Family
ID=17296937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25675186A Pending JPS63113445A (ja) | 1986-10-30 | 1986-10-30 | 二層構造レジストにおける平坦化層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63113445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0222657A (ja) * | 1988-07-11 | 1990-01-25 | Hitachi Ltd | パターン形成方法および半導体装置製造方法 |
-
1986
- 1986-10-30 JP JP25675186A patent/JPS63113445A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0222657A (ja) * | 1988-07-11 | 1990-01-25 | Hitachi Ltd | パターン形成方法および半導体装置製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908298A (en) | Method of creating patterned multilayer films for use in production of semiconductor circuits and systems | |
| US5169494A (en) | Fine pattern forming method | |
| EP0350873B1 (en) | Method for forming pattern and method for making semiconductor device | |
| JPH02294651A (ja) | ネガ型ホトレジストおよびそれを用いた画像形成方法 | |
| EP0185030B1 (en) | Bilevel resist | |
| US5324550A (en) | Pattern forming method | |
| US5068169A (en) | Process for production of semiconductor device | |
| CA1282273C (en) | Method of creating patterned multilayer films for use in production of semiconductor circuits and systems | |
| US4543319A (en) | Polystyrene-tetrathiafulvalene polymers as deep-ultraviolet mask material | |
| EP0186798B1 (en) | Top imaged plasma developable resists | |
| JPS59124134A (ja) | レジスト・マスクの形成方法 | |
| JPS63113445A (ja) | 二層構造レジストにおける平坦化層の形成方法 | |
| JP2506952B2 (ja) | 微細パタ―ン形成方法 | |
| JPS6256947A (ja) | 二層構造レジスト用平坦化層組成物 | |
| JPH0223355A (ja) | パターン形成方法 | |
| JPS58214149A (ja) | 微細パタ−ン形成方法 | |
| JPH05265210A (ja) | レジスト組成物及びそれを用いるパターン形成方法 | |
| EP0250762B1 (en) | Formation of permeable polymeric films or layers via leaching techniques | |
| JP2985305B2 (ja) | レジスト組成物とレジストパターンの形成方法 | |
| JPH02101461A (ja) | 微細パターン形成材料およびパターン形成方法 | |
| JP3000643B2 (ja) | レジスト組成物とレジストパターンの形成方法 | |
| JP3098090B2 (ja) | 導電性レジスト | |
| JP2766268B2 (ja) | パターン形成方法 | |
| JP2586584B2 (ja) | 微細パターン形成方法 | |
| JPS60116132A (ja) | ネガ型レジストパタ−ンの形成方法 |