JPS63115227A - Picture display address converter - Google Patents

Picture display address converter

Info

Publication number
JPS63115227A
JPS63115227A JP61261138A JP26113886A JPS63115227A JP S63115227 A JPS63115227 A JP S63115227A JP 61261138 A JP61261138 A JP 61261138A JP 26113886 A JP26113886 A JP 26113886A JP S63115227 A JPS63115227 A JP S63115227A
Authority
JP
Japan
Prior art keywords
address
register
display
information
frame memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61261138A
Other languages
Japanese (ja)
Inventor
Shin Nakajima
中島 震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61261138A priority Critical patent/JPS63115227A/en
Publication of JPS63115227A publication Critical patent/JPS63115227A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

PURPOSE:To reduce the processing for address calculation to increase the display speed by providing a mechanism to convert address information referred with a logical address to address information on an actual frame memory. CONSTITUTION:Values X and Y in the coordinate system on a display device corresponding to the origin of a pertinent virtual display device are written in an origin address register 3 (conversion register). A program generates two-dimensional logical address information in a prescribed form and separately prepares picture display data to a pick cell, which can be referred by a corresponding address, and issues the write request to the frame memory. Two-dimensional logical address information is held in a logical address register 1, and physical address information obtained from output information, and the result is stored in a two-dimensional physical address register 2. The frame memory is referred with the output value of the register 2 as the actual address of the frame memory to update picture information of the pertinent pick cell.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はビットマツプディスプレイ上の表示データのフ
レームメモリのアドレスを生成する表示アドレス変換装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a display address conversion device for generating a frame memory address for display data on a bitmap display.

(従来の技術) 本発明が対象にしているビットマツプディスプレイは情
報処理装置内で、第2図に示すような形でシステムパス
102により本体プロセッサ100゜主メモリ101な
どと結合されていて、フレームメモリ103の内容を更
新することにより、ディスプレイ104の表示内容を更
新する。フレームメモ17103は6るアドレス(フレ
ームペースアドレスと呼ぶ)から連続したメモリ空間を
与えられていて、本体プロセッサ100が該当アドレス
の内容を更新するととkよシ表示データも更新する。
(Prior Art) The bitmap display to which the present invention is directed is connected to a main body processor 100, a main memory 101, etc. by a system path 102 in the form shown in FIG. By updating the contents of the memory 103, the contents displayed on the display 104 are updated. The frame memo 17103 is given a continuous memory space starting from an address (referred to as a frame pace address), and when the main body processor 100 updates the contents of the corresponding address, the display data is also updated.

ヒのようなビットマツプディスプレイの代表的な応用と
して、矩形領域で定義された複数のウィンドウをディス
プレイ上に表示する、多重クイ/ドウシステムがある0
個々のウィンドウにはプログラムが対応していて、この
プログラムからは、対応するウィンドウをディスプレイ
として使用する。別の言葉でいうならば、ウィンドウは
対応するプログラムの仮想ディスプレイとしての役割を
果たし、対応する仮想ディスプレイが実ディスプレイ座
標系のどこに位置するかということと独立にプログラム
を動作させる必要がある。したがって、プログラムから
ウィンドウ内の表示内容を更新しようとする場合には、
ウィンドウ内の座標系で定義された2次元アドレス情報
(2次元論理アドレス情報)を、実際のフレームメモリ
上のアドレス情報(物理アドレス情報)に変換する機構
が必要となる。
A typical application of a bitmap display, such as the one shown in Fig.
Each window corresponds to a program, and this program uses the corresponding window as a display. In other words, the window serves as a virtual display for the corresponding program, and the program must operate independently of where the corresponding virtual display is located in the real display coordinate system. Therefore, if you want to update the display contents in a window from a program,
A mechanism is required to convert two-dimensional address information (two-dimensional logical address information) defined in a coordinate system within a window into address information (physical address information) on the actual frame memory.

従来は、プログラムが参照する2次元論理アドレスをフ
レームメモリのアドレスに変換する操作をプログラムが
行ない直接フレームメモリの1次元アドレスで参照する
第1の方式と、ディスプレイ上のX座標値とY座標値と
を個別に転送し、フレームメモリの制御部でフレームメ
モリアドレスを生成する第2の方式とがある。
Conventionally, the first method was to convert the two-dimensional logical address referred to by the program into a frame memory address and directly refer to the one-dimensional frame memory address, and the first method was to convert the two-dimensional logical address referenced by the program into a frame memory address. There is a second method in which the frame memory addresses are individually transferred and the frame memory address is generated by the control unit of the frame memory.

(発明が解決しようとする問題点) 第1の方式では、アドレス生成処理をすべてプログラム
で行なうから、プログラムが複雑になると共に表示速度
が低下すると−う欠点があった。
(Problems to be Solved by the Invention) In the first method, all address generation processing is performed by a program, which has the disadvantage that the program becomes complicated and the display speed decreases.

第2の方式では、プログラムからは2次元アドレスで参
照できるが、2次元論理アドレスを2次元物理アドレス
に変換する処理をプログラムで行なう必要があシ、やは
シ表示速度が低下するという欠点があった。
In the second method, a program can refer to a two-dimensional address, but it has the disadvantage that the program must convert a two-dimensional logical address to a two-dimensional physical address, and the display speed decreases. there were.

そこで、本発明の目的は、仮想画面上の2次元アドレス
(2次元論理アドレス)を1回で転送することを可能に
し、論理アドレスを用いて参照されたアドレス情報を実
際のフレームメモリ上のアドレス情報に変換する機構を
持つことKよシ、アドレス計算の処理を減らして、表示
速度を向上させる画面表示アドレス変換装置を提供する
ことである。
Therefore, an object of the present invention is to make it possible to transfer a two-dimensional address (two-dimensional logical address) on a virtual screen at one time, and to transfer address information referenced using a logical address to an address on an actual frame memory. In addition to having a mechanism for converting information into information, it is an object of the present invention to provide a screen display address conversion device that reduces address calculation processing and improves display speed.

(問題点を解決するための手段) 前述の問題点を解決するために本発明が提供する画面表
示アドレス変換装置は、プログラムが参照する仮想ディ
スプレイの論理アドレスを格納しておく論理アドレスレ
ジスタと、ビットマツプディスプレイ上の物理アドレス
を格納しておく物理アドレスレジスタと、ビットマツプ
ディスプレイ上における前記仮想ディスプレイの位置情
報を格納しておく変換レジスタと、 る。
(Means for Solving the Problems) In order to solve the above-mentioned problems, the screen display address conversion device provided by the present invention includes a logical address register that stores a logical address of a virtual display referenced by a program; A physical address register stores a physical address on the bitmap display, and a conversion register stores position information of the virtual display on the bitmap display.

(作 用) 該当する仮想ディスプレイの原点(左上の隅)のディス
プレイ上の座標系における値(X、 Y)t−JiK点
アドアドレスレジスタ3換レジスタ)K書き込む。プロ
グラムは2次元論理アドレス情報を第3図に示した形式
で作成し、対応するアドレスで参照できるビクセルへの
画面表示データを別に用意して、フレームメモリ103
に対する書き込み要求を発生させる02次元論理アドレ
ス情報は論理アドレスレジスタlに保持され、その出力
情報から次に示す計算式を用いて、物理アドレス情報を
求め、結果を2次元物理アドレスレジスタ2に格納する
(Operation) Writes the value (X, Y) t-JiK point address register 3 conversion register) K in the coordinate system on the display of the origin (top left corner) of the corresponding virtual display. The program creates two-dimensional logical address information in the format shown in FIG.
The 02-dimensional logical address information that generates a write request for is held in the logical address register l, and the physical address information is calculated from the output information using the calculation formula shown below, and the result is stored in the two-dimensional physical address register 2. .

(7v−Aメモリの物理アドレス) = (X座標値+原点のX座標値) + (Y座標値+原点のY座標値−1)*(ディスプレ
イの横幅の大きさ) 物理アドレスレジスタ2の出力値をフレームメモリ10
3の実アドレスとして、フレームメモリの参照を行なう
ことにより、該当ビクセルの画面情報を更新する。
(Physical address of 7v-A memory) = (X coordinate value + X coordinate value of origin) + (Y coordinate value + Y coordinate value of origin - 1) * (width size of display) Output of physical address register 2 value frame memory 10
By referring to the frame memory as the real address of 3, the screen information of the corresponding pixel is updated.

(実施例) 第1図は本発明の一実施例を示すブ四ツク図である。以
下、本実施例に従って本発明の詳細な説明する。ピット
マツプディスプレイでは、表示単位となるビクセルが何
ビットで構成されるかにより、フレームメモリに対する
参照単位と表示データ(ビクセル)の参照単位が異なる
。本実施例では簡単のため、大きさが幅1024高さ1
024の白黒ディスプレイであるとする。こうすると、
1ビクセルを表現するのl1c1ビツトで十分となる。
(Embodiment) FIG. 1 is a block diagram showing an embodiment of the present invention. Hereinafter, the present invention will be explained in detail according to the present example. In a pit map display, the reference unit for the frame memory and the reference unit for display data (vixels) differ depending on how many bits a pixel, which is a display unit, consists of. In this example, for simplicity, the size is width 1024 height 1
024 black and white display. In this way,
l1c1 bit is sufficient to express one pixel.

該当する仮想ディスプレイの原点(左上の隅)のディス
プレイ上の座標系における値(X、 Y)を原点アドレ
スレジスタ3に書き込むことによ)該当する仮想ディス
プレイの位置を登録する0この時、Y座標の値としては
、実際の原点のX座標値よシも、1だけ小さい値を設足
しておけばよい0プログラムは2次元論理アドレス情報
を第3図に示した形式で作成し、対応するアドレスで参
照できるピクセルへの画面表示データを別置用意して、
フレームメモリに対する書き込み要求を発生する。その
結果、2次元論理アドレス情報は2次元論理アドレスレ
ジスタ1に保持される。2次元論理アドレスレジスタは
第3図に示した形式をしていて、下位10ビツトがX座
標値を示し、次の10ビツトがX座標値を示している。
Register the position of the corresponding virtual display (by writing the value (X, Y) in the coordinate system on the display of the origin (top left corner) of the corresponding virtual display to the origin address register 3.0 At this time, the Y coordinate As the value of , it is sufficient to set a value that is 1 smaller than the actual Prepare screen display data for pixels that can be referenced separately,
Generates a write request to frame memory. As a result, the two-dimensional logical address information is held in the two-dimensional logical address register 1. The two-dimensional logical address register has the format shown in FIG. 3, with the lower 10 bits indicating the X coordinate value and the next 10 bits indicating the X coordinate value.

原点アドレスレジスタ3も同様の形式を持つが、下位1
0ビツトは該当する仮想ディスプレイの原点のX座標値
、次の10ビツトは同じく原点のX座標値から1だけ減
じた値を示している。2つのレジスタ1と3との出力を
加算回路4と5の入力とする。加算回路4はX座標値に
関する情報を加算し、加算回路5はX座標値に関する情
報を加算して1次元物理アドレス情報を生成し、結果を
物理アドレスレジスタ2に格納する。ここで、X座標値
を1次元アドレスに変換する際に必要になる乗算は、実
際には物理アドレスレジスタへのビット位置を調整する
だけでよりので、行なう必要がない。本アドレスレジス
タ2の出力値をフレームメモリ103の実アドレスとし
て、フレームメモリの参照を行なうことにより、該当画
面情報を更新する0本実施例では、1ビクセルは1ビツ
トからなるとしていたが、1ピクセルが複数ビットから
なる場合にもアドレスレジスタのビット位置の解釈を変
更するととKより、拡張することは容易である。
Origin address register 3 has a similar format, but the lower 1
The 0 bit indicates the X coordinate value of the origin of the corresponding virtual display, and the next 10 bits indicate the value obtained by subtracting 1 from the X coordinate value of the origin. The outputs of the two registers 1 and 3 are input to adder circuits 4 and 5. The adder circuit 4 adds information regarding the X coordinate value, and the adder circuit 5 adds the information regarding the X coordinate value to generate one-dimensional physical address information, and stores the result in the physical address register 2. Here, the multiplication required when converting the X coordinate value into a one-dimensional address does not need to be performed, since it is actually just an adjustment of the bit position in the physical address register. By referring to the frame memory using the output value of the address register 2 as the real address of the frame memory 103, the corresponding screen information is updated. Even when K consists of multiple bits, it is easy to expand K by changing the interpretation of the bit position of the address register.

(発明の効果) 以上述べたように、本発明によれば、ディスプレイ上の
2次元アドレス情報の変換処理を高速に行なうことがで
きるので、表示速度を向上させることができる。
(Effects of the Invention) As described above, according to the present invention, the conversion process of two-dimensional address information on the display can be performed at high speed, so that the display speed can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブμツク図、第2図は
情報処理装置内での本発明の位置の例を示すブロック図
、第3図は第1図実施例で用いたアドレス情報の形式を
示す図である。 図において、1は論理アドレスレジスタ、2は物理アド
レスレジスタ、3は原点アドレスレジスタ、4,5は加
算回路、100は本体プロセッサ、101は主メモリ、
102はシステムパス、103はフレームメモリ、10
4はディスプレイをそれぞれ示す。 代理人 弁理士 本 庄 伸 介 第1図
FIG. 1 is a book diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing an example of the position of the present invention within an information processing device, and FIG. 3 is a block diagram showing an example of the location of the present invention in an information processing device. FIG. 3 is a diagram showing a format of address information. In the figure, 1 is a logical address register, 2 is a physical address register, 3 is an origin address register, 4 and 5 are adder circuits, 100 is a main processor, 101 is a main memory,
102 is a system path, 103 is a frame memory, 10
4 each indicate a display. Agent Patent Attorney Shinsuke Honjo Figure 1

Claims (1)

【特許請求の範囲】[Claims] プログラムが参照する仮想ディスプレイの論理アドレス
を格納しておく論理アドレスレジスタと、ビットマップ
ディスプレイ上の物理アドレスを格納しておく物理アド
レスレジスタと、ビットマップディスプレイ上における
前記仮想ディスプレイの位置情報を格納しておく変換レ
ジスタと、前記論理アドレス及び前記位置情報の算術計
算により前記論理アドレスを前記物理アドレスに変換す
る回路とからなる画面表示アドレス変換装置。
A logical address register stores the logical address of the virtual display referenced by the program, a physical address register stores the physical address on the bitmap display, and the position information of the virtual display on the bitmap display is stored. A screen display address conversion device comprising a conversion register that stores the logical address and a circuit that converts the logical address into the physical address by arithmetic calculation of the logical address and the position information.
JP61261138A 1986-10-31 1986-10-31 Picture display address converter Pending JPS63115227A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61261138A JPS63115227A (en) 1986-10-31 1986-10-31 Picture display address converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61261138A JPS63115227A (en) 1986-10-31 1986-10-31 Picture display address converter

Publications (1)

Publication Number Publication Date
JPS63115227A true JPS63115227A (en) 1988-05-19

Family

ID=17357618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61261138A Pending JPS63115227A (en) 1986-10-31 1986-10-31 Picture display address converter

Country Status (1)

Country Link
JP (1) JPS63115227A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212523A (en) * 1988-04-20 1990-01-17 Internatl Business Mach Corp <Ibm> Computer display system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212523A (en) * 1988-04-20 1990-01-17 Internatl Business Mach Corp <Ibm> Computer display system

Similar Documents

Publication Publication Date Title
US4984183A (en) Graphics display controller for transferring figure data to overlapping portions of destination area and drawing-enable area defined by clipping rectangle
KR950001544A (en) Draw processor for high performance 3D graphics accelerators
JPS63115227A (en) Picture display address converter
JP3154741B2 (en) Image processing apparatus and system
JP3106246B2 (en) Image processing device
JPS62297975A (en) Control system for multi-window display
JP3193929B2 (en) Image processing device
JP3311905B2 (en) Image processing device
JPH02100778A (en) Data drive type data display device
JP2998417B2 (en) Multimedia information processing device
JPS61187083A (en) Storage device of picture element information
JPH0229834A (en) Image processor
JPS62184577A (en) display control circuit
JP2761220B2 (en) 3D graphic display system
JPH0462646A (en) Image conversion processor
JPH10269370A (en) Data converting device
JPH1186026A (en) Image processing device
JPS63240682A (en) Clipping processing system for graphic display
JPS63101981A (en) Graphic data processor
JPH04142678A (en) Image expansion processing method in affine conversion
JPS62233888A (en) Graphic data display device
JPH01142821A (en) Display device
JPS5975285A (en) Display screen split control system
JPS5866991A (en) Cursor display control system
JPH05250478A (en) Graphic display device