JPS6311704B2 - - Google Patents

Info

Publication number
JPS6311704B2
JPS6311704B2 JP54002756A JP275679A JPS6311704B2 JP S6311704 B2 JPS6311704 B2 JP S6311704B2 JP 54002756 A JP54002756 A JP 54002756A JP 275679 A JP275679 A JP 275679A JP S6311704 B2 JPS6311704 B2 JP S6311704B2
Authority
JP
Japan
Prior art keywords
page
terminal
storage device
real
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54002756A
Other languages
English (en)
Other versions
JPS5597081A (en
Inventor
Hiroaki Negishi
Hiroshi Muramatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP275679A priority Critical patent/JPS5597081A/ja
Publication of JPS5597081A publication Critical patent/JPS5597081A/ja
Publication of JPS6311704B2 publication Critical patent/JPS6311704B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 この発明は仮想記憶方式を採る電子計算機に係
り、その実記憶装置上からページを追出すための
論理を変更するページ追出方式に関する。
仮想記憶方式を採る電子計算機において、中央
処理装置がプログラムを実行するための高速な実
記憶装置は比較的小容量用意され、実際のプログ
ラムは大容量の外部記憶装置に格納されている。
従つて中央処理装置がプログラムを実行する時点
で実行対象となつたプログラムが既に実記憶装置
上に存在すれば、そのまま実行を継続できるが、
そのプログラムが実記憶装置上にないと、すなわ
ちプログラムの実行に必要な命令、またはある命
令の実行に必要なオペランドで指定されたデータ
がないとその部分を必要な時点で外部記憶装置か
ら実記憶装置へ呼込み、その後実行を再開させ
る。新らしく外部記憶装置からプログラムを呼込
むためには、通常は現在、実記憶装置上にある一
部を追出す必要がある。一般にプログラムの追出
しや呼込みは数Kバイト単位に行なわれ、この追
出しや呼込みの単位をページと呼ぶ(中央処理装
置の定める実記憶装置と外部記憶装置との間で読
出/書込できる単位をページと呼ぶこともある
が、本件では以下統一してプログラムの追出し、
呼込みの単位にページを使う)。また、中央処理
装置は実行に必要なプログラムの一部が実記憶装
置上にないとページフオルトと呼ばれる割出しが
発生し、このページフオルトを契機としてプログ
ラムの追出し、すなわちページアウトとプログラ
ムの呼込み、すなわちページインが行なわれる。
一般にページフオルトが発生すると実記憶装置と
外部記憶装置の間でプログラムが取り替えられる
ため、オペレーテイングシステムの処理時間が増
大する。そこでページイン/ページアウトを最小
回数とする目的でページイン/ページアウトに対
しLRU(Least Recantly Used)論理が利用され
ている。これは最近利用されたページが再び実行
対象となる場合が高いという仮定に基づいて、実
記憶装置上の最後に利用された時からの経過時間
が最も長いページの内容を追出す論理である。こ
のLRU論理を厳密に実施するためには、各ペー
ジに実行対象となつた時刻を記録し、実行の毎に
更新してゆき、追出す時最も古い時刻の記録され
たページ内容を追出せば良い。しかし実際にはタ
イマーを各ページに設けたり、時刻の管理をする
代りに実行対象となつた時に無条件にオンとする
1ビツトの参照表示と、さらにその実行対象がペ
ージ内書込の時であれば、その書込を表示する1
ビツトの書込表示により実現している。一定の契
機により例えばページフオルトの発生により、参
照表示と書込表示の付いているページはそれ等の
表示を消し、それ以前にそれ等の表示が消されて
いるページから優先的に追出す。この時、ページ
イン以後参照表示のみが付けられたページは同じ
内容が外部記憶装置上に存在するため単に新らし
いページをページインすることのみにより利用で
きるが、書込表示が過去に付いていたページは実
記憶装置上で更新されてしまつているので外部記
憶装置の内容をページアウトにより更新しなけれ
ばならない。このため同じ条件であれば参照表示
のみの付いていたページの追出しを優先する。以
上のページの状態別に各ページをキユーイングし
ておき、参照/書込の表示の消去とそれに伴う各
キユーの継ぎ変えとでLRU論理を近似している。
ところで、ページフオルトには実行対象となつ
た命令が実記憶装置上にない場合と実行対象とな
つた命令のオペランドで示されたデータが実記憶
装置上にない場合とがあるが、従来のLRU論理
ではこれらを区別をせず同一のページフオルトと
して扱つているため特にオペランドで示されたデ
ータの格納パターンに特徴のあるアプリケーシヨ
ンプログラムやユーザプログラムに対しては、ペ
ージの置換回数がかえつて増大する。
例えばフオートラン(FORTRAN)コンパイ
ラにより作成されたユーザプログラムによく見ら
れる例では数K〜数100Kのデータ領域を一方向
にサイクリツクに実行対象とすることを繰返え
す。
従つて一度参照されたデータのページは再び最
も参照されにくいページとなつてしまい、従来の
LRU論理ではページ置換回数が逆に増大してし
まう欠点があつた。この発明は以上の欠点を克服
することを目的とし、この目的は、仮想記憶方式
を採る電子計算機において、論理変更回路を設
け、その論理変更回路に基づいてページを追出す
ための論理を変更するもので、特に命令が実記憶
上にないためのページフオルトかオペランドで示
されたデータが実記憶上にないためのページフオ
ルトかの区別と実行中のプログラムのデータが利
用されているパターンとに基づきページ追出しの
ための論理を変更することにより達成される。以
下この発明を図により詳しく説明する。
第1図は仮想記憶方式の概念図であり、1は実
記憶装置、2は外部記憶装置、3は実記憶装置と
外部記憶装置の対応表である。処理対象となつた
プログラムは対応表3の中に順に登録され、各プ
ログラムのページ部分が実記憶上に存在する時は
その対応部である実記憶アドレス欄3aに実記憶
装置のアドレスが書かれている。また、一方、該
テーブルの外部記憶アドレス欄3bには各プログ
ラムのページが外部記憶装置2のどこに書かれて
いるかの外部記憶装置中のアドレスがすべて書込
まれている。実記憶装置の容量は比較的少ないた
め実行対象となつたページ部分だけが実記憶装置
上に存在する。ページイン、ページアウトにより
対応表3の中の実記憶装置のアドレスが書込まれ
たり消されたりし、処理対象のプログラムの実行
が終ると外部記憶装置中に存在する処理対象プロ
グラムが対応表3から消去される。
第2図はページイン/ページアウトされる各ペ
ージ状態説明図であり、第3図はこの発明に基く
ページ追出し方式の一実施例構成図である。
第2図における六角形の各点は実記憶装置の各
ページが登録されるキユーのターミナルを示して
いる。各ページはいずれかのキユーターミナルに
順番に継ながれており、各ページの内容のページ
アウトまたは参照表示/書込表示の消去によりり
キユーターミナルが変更される。参照表示と書込
表示は中央処理装置がページ内容を実行した時点
で無条件に付加される。
AVはページフオルト解決用のページのターミ
ナルであり、ページアウトされたページが順に
“最後”に継ながれてゆく。HDはページインさ
れたページが継ながれてゆくキユーターミナル、
AC1は書込みのなかつたページのターミナル
AVへの候補用ターミナル、AC2は書込のあつ
たページのターミナルAVへの候補用ターミナ
ル、AC3は参照のあつたページのターミナル、
AC4は書込のあつたページのターミナルである。
第3図においてOSはオペレーテイングシステ
ム、TSCHはジヨブ管理プログラムであり、PF
はページフオルト割出処理回路、QX1はターミ
ナルAVのページをターミナルHDまたはAC3に
継ぎ換える回路、QX2はターミナルAC1、タ
ーミナルAC2の先頭のページを取出し他のター
ミナルに継ぎ換える回路、TQXはターミナル
HD、ターミナルAC3、ターミナルAC4のすべ
てのページをそのまま、即ちキユーイングされた
まま他のターミナルに継ぎ換える回路、Piはペー
ジイン回路、Poはページアウト回路、LXは論理
変更回路である。
実記憶装置上にないページ、すなわちターミナ
ルHD、ターミナルAC1〜AC4に継ながれてい
ないページが実行の対象となるとページフオルト
が発生し、ページフオルト回路PFが検出する。
この信号に基づいて継ぎ換回路QX1がまずター
ミナルAV中にあるページで要求される内容を持
つページを探し出し、あればそのページをターミ
ナルHDに移す。これはページアウトされたペー
ジもその実ページ上に他のページがページインさ
れる直前までは以前に書込まれた内容が残つてい
るので、利用する手法である。ターミナルAV中
に要求ページがなければ、継ぎ変換回路QX1は
ターミナルAVの先頭の実ページに外部記憶装置
中の要求されたページをページイン回路Piにて呼
込むと共にそのページをターミナルHDあるいは
AC3に継ぎ変える。この時、論理変更回路LXは
オペレーテイングシステムOS中の実行対象プロ
グラムを管理しているジヨブ管理プログラム
TSCHの表示を見てページ追出しの論理変更の必
要の有無を検査する。論理変更の表示がなければ
継ぎ換回路QX1はページインされたページをタ
ーミナルAVからはずし、ターミナルHDの“最
後”に継ぐ。論理変更の表示がジヨブ管理プログ
ラムTSCHにある時は、さらにページフオルト割
出回路PF中の命令によるページフオルトかオペ
ランドによるページフオルトかの表示を見、命令
によるページフオルトであればターミナルHDの
“最後”に継ぎ、オペランドによるページフオル
トであればターミナルAC3の“最初”に継ぐ。
ここでターミナルAVのページ数は一定値以上、
常に用意しておく必要があり、ページインのため
の利用可能なページ数、すなわちターミナルAV
のページ数が減少すると継ぎ換回路QX2,TQX
により以下の様にターミナルAVの登録ページを
追加する。ターミナルAVの利用可能なページ数
が一定値以上であればページフオルト割出処理回
路PFに終了通知を発信する。
継ぎ換回路QX2はターミナルAC1を見てタ
ーミナルAC1に実ページがあればその先頭の実
ページを1つ取出し、参照表示がなければターミ
ナルAVの最後に継ぎ、参照表示があればターミ
ナルAC3の最後に継ぎ、書込表示があればAC4
の最後後に継ぐ。但し、付いていた参照表示と書
込表示は継ぎ換回路QX2が継ぎ換える場合はす
べて継ぎ換えるとき消去してしまう。
継ぎ換回路QX2は、ターミナルAC1を見て
ターミナルAC1に実ページがあれば、ターミナ
ルAC1の先頭の実ページをターミナルAVの
“最後”に継ぐ、なければターミナルAC2を見て
ターミナルAC2に実ページがあればその先頭の
実ページを1つ取り出し参照表示があればターミ
ナルAC4の最後に継ぎ、参照表示がなければペ
ージアウト回路Poにてその内容を外部記憶装置
に更新し、ページアウトした実ページをターミナ
ルAVの最後に継ぐ。継ぎ換回路QX1はターミ
ナルAC1にもターミナルAC2にも実ページがな
いと継ぎ換回路TQXに実ページのターミナル変
更を発信する。継ぎ換回路TQXはターミナルAC
3の実ページをそのまますべてターミナルAC1
に、ターミナルAC4の実ページをそのまますべ
てターミナルAC2に、更にターミナルHDの実
ページをそのまますべてターミナルAC3に継ぎ
換え、継ぎ換回路QX2に実ページ群の継ぎ換え
終了を発信する。
継ぎ換回路QX2は再びターミナルAC1また
はターミナルAC2よりターミナルAVに上記補
給処理を繰返し、ターミナルAVに一定数以上の
実ページが継がれるまで、必要な都度継ぎ換回路
TQXを利用する。
継ぎ換回路QX2はターミナルAVの実ページ
数が所定の値に達するとその時点で継ぎ換えを終
了しページフオルト割出処理回路PFに終了通知
を発信する。継ぎ換回路QX1,QX2からペー
ジ処理の終了通知がページフオルト処理回路PF
に発信されるとページフオルト処理回路がオペレ
ーテイングシステムOSにページ処理の終了通知
を発信する。
また、上記中のページイン回路Piとページアウ
ト回路Poは第1図に示した対応表3への実ペー
ジの登録と消去とを実ページのページイン、ペー
ジアウトに対応して更新している。
以上の説明で継ぎ換回路QX1がページインさ
れた実ページを論理変更回路LXの指定によりタ
ーミナルAC3の“最初”に継ぐことにより、タ
ーミナルAVに追出される確率が高く、最近に利
用された実ページがターミナルAVに最も早く継
ぎ換えられる。これはMRU(Most Recantly
Used)論理を近似しているものである。
一方、継ぎ換回路Q1がページインされた実ペ
ージを論理変更回路LXの指定がなければターミ
ナルHDの“最後”に継ぐことによりターミナル
AVに追出される確率が低く、最後に利用された
時からの経過時間の最も長い実ページがターミナ
ルAVに継ぎ換えられる。これはLRU論理を近似
しているものである。
以上の説明では論理変更回路LXは実行対象プ
ログラムの性格表示とオペランドによるページフ
オルトを条件としてLRU論理とMRU論理との変
更を行つたが、本発明の意図はこれに限られるも
のではなく、一つの実行対象プログラムが連続し
てページフオルトを頻発した場合等を条件として
ページを追出すための論理を変更することも可能
である。
以上説明した様にこの発明は仮想記憶方式を採
る電子計算機において、論理変更回路を設け、そ
の論理変更回路の判定するページフオルトの種
類、実行対象プログラムの性格等に基づいてペー
ジを追出すための論理を変更することによりペー
ジフオルトの多発を減少させることができた。特
にオペランドで示すデータへの読出/書込が一方
向にサイクリツクに実行される多数のアプリケー
シヨンプログラムやユーザプログラムにおいてこ
の効果が大きい。
【図面の簡単な説明】
第1図は仮想記憶方式の概念図であり、1は実
記憶装置、2は外部記憶装置、3は実記憶装置と
外部記憶装置の対応表である。 第2図は実記憶装置の各ページの状態説明図で
あり、AV,HD,AC1,AC2,AC3,AC4
はターミナルを示す。 第3図は本発明に基づくページ追出し方式の一
実設例構成図であり、PFはページフオルト割出
処理回路、QX1,QX2,TQXはページ継ぎ換
回路、Piはページイン回路、Poはページアウト
回路、LXは論理変更回路である。

Claims (1)

  1. 【特許請求の範囲】 1 必要最少限のプログラムを外部記憶装置から
    実記憶装置上に読出し、所定の処理を実行させ、
    プログラムの実行に必要な部分が実記憶装置上に
    ないこと示すページフオルト発生の場合に上記実
    記憶装置上の所定のページを追い出してプログラ
    ムの実行を継続させる仮想記憶方式にけるページ
    追い出し制御装置において、 複数のターミナルのいずれか1つのターミナル
    に実記憶装置上の各ページを使用状況に応じて登
    録するとともに、 ページフオルト解決用ターミナルAVに登録さ
    れているページの数が所定個数以下になつた場合
    には、書込みのなかつたページ故にページフオル
    ト解決用ターミナルAVへの候補ページのキユー
    のターミナルAC1に登録されているページをチ
    エツクし、参照表示がなければページフオルト解
    決用ターミナルAVの最後の登録ページに当該ペ
    ージを繋ぎ換え、参照表示があればページ参照の
    あつたページのキユーのターミナルAC3の最後
    の登録ページに当該ページを繋ぎ換え、書込表示
    があれば書込みのあつたページでページフオルト
    解決用ターミナルAVへの候補でないページのキ
    ユーのターミナルAC4の最後の登録ページに当
    該ページを繋ぎ換え、一方当該ターミナルAC1
    に実ページがない場合にはターミナルAC2をチ
    エツクし、参照表示付ページであれば上記ターミ
    ナルAC4に繋ぎ、参照表示がないページであれ
    ば、そのページの内容を外部記憶装置へ格納して
    該ページアウトした実ページを上記ターミナル
    AVの最後の登録ページに繋ぎ換える個別繋ぎ換
    え回路QX2、 ページインされた直後のページが登録されてい
    るホールドページターミナルHDから上記ページ
    参照のあつたページのキユーのターミナルAC3
    へと、ページ参照のアルゴリズムページのキユー
    のターミナルAC3からページフオルト解決用タ
    ーミナルAVへの候補ページのキユーのターミナ
    ルAC1へと、及び、書込みのあつたページでペ
    ージフオルト解決用ターミナルAVへの候補でな
    いページのキユーのターミナルAC4から書込み
    のあつたページでページフオルト解決用ターミナ
    ルAVへの候補ページのキユーのターミナルAC
    2へと、当該ターミナルに接続されているページ
    のキユーをまとめて繋ぎ換える一括繋ぎ換え回路
    TQXとを備え、 命令によるページフオルト発生時には上記ペー
    ジフオルト解決用ターミナルAVのページをペー
    ジインされたページのキユーのターミナルHDの
    最後に繋ぎ、オペランドによるページフオルト発
    生時には上記ページフオルト解決用ターミナル
    AVのページを上記参照のあつたページのキユー
    のターミナルAC3の登録ページの最初に繋ぐよ
    う制御したことを特徴とするページの追い出し制
    御装置。
JP275679A 1979-01-12 1979-01-12 Page send-out system Granted JPS5597081A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP275679A JPS5597081A (en) 1979-01-12 1979-01-12 Page send-out system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP275679A JPS5597081A (en) 1979-01-12 1979-01-12 Page send-out system

Publications (2)

Publication Number Publication Date
JPS5597081A JPS5597081A (en) 1980-07-23
JPS6311704B2 true JPS6311704B2 (ja) 1988-03-15

Family

ID=11538181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP275679A Granted JPS5597081A (en) 1979-01-12 1979-01-12 Page send-out system

Country Status (1)

Country Link
JP (1) JPS5597081A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194555A (ja) * 1986-02-21 1987-08-27 Nec Corp コンパイラの作業フアイル仮想化方式
US7673105B2 (en) * 2005-06-27 2010-03-02 Ab Inition Technology LLC Managing memory pages

Also Published As

Publication number Publication date
JPS5597081A (en) 1980-07-23

Similar Documents

Publication Publication Date Title
EP0062175B1 (en) Data processing apparatus with early cache discard
US4466059A (en) Method and apparatus for limiting data occupancy in a cache
EP0077452B1 (en) Data promotion in storage subsystems
US5594885A (en) Method for operating a cache memory system using a recycled register for identifying a reuse status of a corresponding cache entry
US5353430A (en) Method of operating a cache system including determining an elapsed time or amount of data written to cache prior to writing to main storage
US6119209A (en) Backup directory for a write cache
US5590300A (en) Cache memory utilizing address translation table
US5418927A (en) I/O cache controller containing a buffer memory partitioned into lines accessible by corresponding I/O devices and a directory to track the lines
JPS6149709B2 (ja)
JPH0575134B2 (ja)
CA1212483A (en) Data select match
JPH11126488A (ja) フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置
JPS6367686B2 (ja)
EP0777183A1 (en) Computer cache system
US20040128452A1 (en) Allocating cache lines
US20050138289A1 (en) Virtual cache for disk cache insertion and eviction policies and recovery from device errors
US5586290A (en) Cache system of external storage device
US20080301372A1 (en) Memory access control apparatus and memory access control method
US5287482A (en) Input/output cache
US5471602A (en) System and method of scoreboarding individual cache line segments
US6954826B2 (en) Read access and storage circuitry read allocation applicable to a cache
JPS6311704B2 (ja)
US11366614B2 (en) Storage system
JPH0532776B2 (ja)
Greenberg et al. The multics multilevel paging hierarchy