JPS6367686B2 - - Google Patents

Description

【発明の詳細な説明】 本発明の分野 本発明は外部データ・メモリに関し、具体的に
はエラー状態をバイパスする周辺メモリ・システ
ムに関する。

先行技術の説明 データ処理装置のための外部メモリとしては、
保存性メモリ及びそこに記憶されたデータへのア
クセスを早くするために設けられた非保存性（又
は揮発性）バツフア・メモリが使用されてきた。
Edenによる米国特許3569938は、デイスク記憶装
置（直接アクセス記憶装置、DASDとも呼ばれ
る）及び磁気テープ装置などが、現用のデータ処
理装置及び保存性メモリの間にデータ・バツフア
を介在させたことによつてアクセスが早くなるこ
とを教示している。そのようなメモリを動作させ
る場合、DASD上の欠陥トラツク及びテープ・レ
コーダ中で使用される磁気テープ上の欠陥領域な
どのエラー状態を、データ処理装置に対して透明
にすることが望まれる。その主な利点は、その管
理要件を少なくすることによつて、データ処理装
置の外部メモリを使用する態様が単純になること
である。この透明性は、外部メモリの保存性部分
にある欠陥を処理する場合特に重要である。

DASDにおいて、それぞれのデイスク記録表面
に、少数の代替記憶トラツクを設けることが通常
行われる。データを記憶するため通常使用されて
いた記憶トラツクに欠陥が生じると、代替トラツ
クを指定するポインタが、そのような欠陥トラツ
クの上に記録される。そのような欠陥トラツクに
アクセスすると、既知のDASDコントロールが、
変換器を代替トラツクへ向けて半径方向に移動さ
せる。これは全てホストの動作を独立して行われ
る。次に、データが代替トラツクから読出される
か、代替トラツクの上に記録される。この動作は
データ処理装置と無関係に実行されるが、データ
処理装置は、代替トラツクへのヘツドの半径方向
移動が完了するまで待機していなければならな
い。このアクセス・タイムの遅延は、データ処理
装置の効率にインパクトを与えるとともに、外部
メモリの効率にもインパクトを与える。このよう
な代替記憶領域を利用する技術の例は、Perkims
Jrによる米国特許3331058及びYamadeその他に
よる米国特許4051460に示される。従つて、
DASDにおける代替トラツクの使用又は磁気テー
プ装置における代替記憶領域の使用に起因する効
率の低下を少なくすることが望まれる。

データ処理装置と保存性メモリとの間に設けら
れたバツフアの効率は、大部分、バツフアのスペ
ース管理に依存するとともに、データ転送アルゴ
リズム及び置換アルゴリズムに依存する。通常、
置換制御のためには、「使用時点の最も古い」
（LRU）アルゴリズムが使用される。即ち、バツ
フアがデータで一杯になり、データ処理装置又は
保存性メモリから更に多くのデータがバツフアへ
与えられねばならない時、バツフア中の或るデー
タがデータ処理装置か又は保存性メモリへ移動さ
れねばならない。保存性メモリへ移動させるため
には、既知の設計に係るLRUアルゴリズムが広
く使用されてきた。データ処理装置によつて度々
使用されるデータは、バツフア中にロツクされる
か固定することができる。そのような装置は1972
年５月号（第14巻第12号）のIBMテクニカル・
デイスクロージヤ・ブレチンの3653頁に示されて
いる（“Program Controlled Lock and
Unlock”、by M.C.Portanova）。更に、バツフ
ア・メモリにおける固定（pinning）又はロツキ
ングは、Hashimotoその他による米国特許
4051461に示される。この米国特許において、バ
ツフア・レジスタ・メモリを、次陥の生じたメイ
ン・メモリ領域の置換用又は代替領域として使用
することにより、メイン・メモリの永久的エラー
が回避される。この解決法は、メイン・メモリを
欠陥に対して持続的に適応させるが、メイン・メ
モリで生じる欠陥が多くなると、バツフア・メモ
リ・システムとしてのバツフアとメイン・メモリ
との組合せの効率は低下する。制限された数の欠
陥領域のみが、効率的に適応させられ得る。従つ
て、欠陥に適応させる良好なシステムが依然とし
て必要である。

データをバツフアへ固定することは、バツフア
記憶システムの効率を低下させるかも知れない。
バツフアを大きくすれば、バツフアの効率が良く
なるが、これはコストを増大させ、特定のアプリ
ケーシヨンでは正当化されない。この問題に対す
る１つの解決法は、メモリの保存性部分における
欠陥領域に対し効率的に対処しつつ、バツフアに
おけるデータの固定化を最少にすることである。
前述した装置の名称として種々のものが使用され
ているが、その中にはバツフアとしてキヤツシユ
が使用されている。バツフアは前方ストアとも呼
ばれ、保存性メモリはバツキング・ストアとも呼
ばれている。また他の用語として、保存性メモリ
の第１レベル、バツフアの第２レベルなどが用い
られる。更に、そのようなメモリ・システムがデ
ータ処理装置の内部で使用されていようと、外部
で使用されていようと、それを呼ぶのに他の名称
も使用される。

本発明の要約 本発明に従えば、バツキング・ストアの欠陥領
域に関連したデータは、データの使用状況に基い
て選択的にバツフアへ固定される。即ち、比較的
長期間にわたつて使用される可能性のある欠陥領
域に関連するデータのみが、バツフアの中に固定
される。

バツフア中で固定されるデータ単位の数は制限
されており、置換機能は、使用される可能性のあ
るデータのみをバツフアの中に固定したまま残す
ように、新しいデータが古い固定されたデータと
代つて、バツフアへ固定されるようにする。デー
タ処理装置によつてもはやデータの使用が指示さ
れない時、バツフアから固定されたデータを選択
的に除去するため、放棄機能が設けられている。
複数のバツキング・ストアに欠陥トラツクがある
場合、それらバツキング・ストアからのデータ
は、同時にバツフア中に固定されることができ
る。

本発明の装置において、前方ストアが所望のデ
ータを有するかどうか、又は前方ストアが所望の
データへ割当てられたスペースを有するかどうか
を先ずテストすることによつて、バツキング・ス
トア及び前方ストアを有するメモリ・システムか
ら、所望のデータがアクセスされる。もし所望の
データが前方ストアになければ、バツキング・ス
トアで所望のデータにフエツチし又はデータを記
録するため、スペースが前方ストアに割当てられ
て、データを受取るようにする。バツキング・ス
トアにアクセスする時、所望のデータが記憶され
ていると考えられる欠陥記憶領域が検出されるこ
とができる。そのような所望のデータは、バツキ
ング・ストアの代替的領域からアクセスされる。
代替的に記憶された所望のデータは、前方ストア
のスペース又はデータ内容を管理する如何なる管
理手段からも独立して、前方ストアへ転送され、
所定時間の間前方ストアに固定される。従つて、
前方ストアから選択的かつ迅速に利用可能とな
り、所定時間内に代替的領域へアクセスすること
が避けられる。

装置の動作として、バツキング・ストアに欠陥
領域がある場合に、前方ストアへ固定可能なデー
タの最大量を電気的に表示するように変更してよ
い。電気的表示は、固定されたデータの全て及び
各データに対する記憶状況について維持される。
所望のデータを前方ストアへ転送する前に、電気
的表示が検査される。それは、前に固定されたデ
ータの或るものが置換されて、固定データの最大
量が前方ストアで維持されるようにするためであ
る。このような変更によつて、バツキング・スト
アの欠陥に起因して前方ストアに固定されるデー
タの独立した置換制御が、他の置換制御と独立し
た形で可能となる。

実施例の説明 第１図は１つ又は２つ以上のホスト１２へ接続
された２レベル・データ・メモリ・システム１０
を示す。ホスト１２は各種の形態のデータ処理装
置であつてよい。システム１０のバツキング・ス
トアは複数のDASD１３を含む。DASD１３はキ
ヤツシユ１４を介してデータをホスト１２へ与
え、かつホスト１２からデータを受取る。キヤツ
シユ１４は半導体を使用した高速ランダム・アク
セス・メモリであることが望ましいが、それに制
限されない。一般的に、ホスト１２は、矢印１５
によつて示されるように、キヤツシユ１４を介し
てシステム１０のデータへアクセスするととも
に、そこでデータを記憶する。即ち、システム１
０へ試みられた全てのアクセスは、先ずキヤツシ
ユ１４を検査して、データがキヤツシユ中に存在
するか、又はキヤツシユが記憶されるべきデータ
のためにスペースを割当てられているかどうかを
決定する。システム１０へ記憶されつつあるデー
タについては（データの更新）、既にスペースが
キヤツシユ１４で割当てられていない時、システ
ムは自動的にキヤツシユ１４の中で或るスペース
を割当て、ホスト１２の１つからデータを受取
る。キヤツシユ１４に存在しないデータがフエツ
チされつつある時、データは矢印１６によつて示
される様に、DASD１３からキヤツシユ１４へ移
動させられる（ステージング）。キヤツシユ１４
がデータで一杯になつている時、LRUアルゴリ
ズムに基いた置換コントロールが、データをキヤ
ツシユ１４からDASD１３へ移動する（デステー
ジング）。それは、キヤツシユ１４中のスペース
を解放してホスト１２又はDASD１３からデータ
を受取るためである。

ステージング又はデステージング動作の準備
中、DASD１３の適当な記憶領域へのシークが要
求されるかも知れない。そのような試行されたア
クセスは、トラツク１８を指定する矢印１７によ
つて表示される。トラツク１８は、キヤツシユ１
４のためにフエツチされるデータを含むと考えら
れる目標トラツクであるか、キヤツシユ１４から
デステージングされているデータを受取る目標ト
ラツクである。矢印１７によつて表わされる試行
アクセスの結果として、ホーム・アドレスを処理
しているシステム１０のコントロール（図示せ
ず）は、トラツク１８が欠陥トラツクであるかど
うかを決定する。この動作は、トラツク１８の欠
陥のない領域に或る標識を記録する既知の手法を
使用して達成される。上記の標識は、トラツク１
８を欠陥トラツクとして指定するとともに、代替
トラツク（例えばトラツク２５）を指定するアド
レスを含む。次に、システム１０は、矢印２１に
よつて示されるように、代替トラツクにアクセス
する。これは、変換器２４をトラツク１８から、
矢印２３によつて示されるように、トラツク２５
へ移動することによつてなされる。変換器２４が
トラツク２５に達すると、システム１０は矢印２
２によつて示されるように、代替トラツク２５へ
アクセスする。全ての代替用トラツクは、良好な
トラツクであることが知られている。キヤツシユ
１４とDASD１３との間のデータ転送は、矢印２
７に示されるように起る。矢印２７によつて示さ
れたデータ転送に関連して、データはキヤツシユ
中に固定されるか、又は固定されている。それ
は、ホスト１２がデータ領域へ試行アクセスを実
行する場合、矢印２３によつて示されるシークを
省略するためである。データ３０は、図示される
ように、キヤツシユ１４に記憶される。そのよう
なデータは、欠陥トラツク・コントロール
（DTC）３１によつてキヤツシユ１４へ固定され
る。DTC３１は、第３図を参照して後に説明す
る。DTC３１は、適当な条件に合致するまで、
データ３０がDASD１３へデステージングされる
のを禁止する。こうしてデータ３０は所定時間の
間キヤツシユ１４へ固定される。

DTC３１は矢印３２によつて示される独立し
た固定置換コントロールを含んでいる。換言すれ
ば、このコントロールは、矢印１６によつて示さ
れるデータのステージング及びデステージングに
関連した置換コントロールと独立して、固定され
たデータ３０を置換する。即ち、キヤツシユ１４
には２種類のデータが存在する。第１種のデータ
は、矢印１６によつて示されるようにLRUアル
ゴリズムに従つて置換される通常のデータであ
り、第２種のデータは、矢印３２によつて表わさ
れる独立した置換コントロールの対象となる固定
データである。データ３０が置換される必要があ
る時、矢印３２によつて示される置換コントロー
ルが先ず起り、次いでデータが矢印２７によつて
示されるようにキヤツシユ１４へ転送される。古
い固定データを置換する独立した置換コントロー
ルの場合、固定データ３０はキヤツシユ１４にあ
る所定数の記憶領域へ制限された。そのような所
定数の記憶領域を超過しない限り、通常の置換コ
ントロールは働かなかつた。このような所定数の
記憶領域はキヤツシユ１４のアドレス部分に制限
されずキヤツシユ１４にある任意のレジスタが使
用されることができる。こうして、固定データ３
０へ割当可能なアドレス部分は、通常のデータを
記憶するために使用されることができ、それによ
つてキヤツシユ１４の効率が最大にされる。

更に、固定データ３０がもはやキヤツシユ１４
に含まれる必要がないことをシステム１０へ表示
するコントロールが、ホスト１２によつて実行さ
れる。そのようなコントロールは、放棄指令と呼
ばれる。その場合、システム１０は放棄されるべ
きデータ３０を検査する。もし放棄されるべきデ
ータが変更されていれば、そのデータは、矢印３
３によつて示されるように、直接DASD１３の代
替トラツク２５へデステージされ、キヤツシユ１
４中でデータによつて占有されていたスペース
は、通常のデータ又は固定データのいずれかによ
つて使用されるように解放される。もし放棄され
るべきデータがDASD１３の代替トラツク２５に
記憶されたデータから変更されていなければ、デ
ータは単に消去される。その消去は、後に説明す
るように、そのデータを指定するデイレクトリ
イ・エントリイを消去することによつてなされ
る。注意すべきは、ホスト１２がデータをシステ
ム１０へ書込みたいと望む場合、キヤツシユ１４
へ既に割当てられたメモリ・スペースがあろうと
なかろうと、またそのような割当てられたスペー
スに記憶されたデータが、欠陥トラツクのために
固定されておろうとおるまいと、全ての書込みが
キヤツシユ１４に対して行われることである。シ
ステム１０は、データがホスト１２から受取られ
た後に、その書込データを処理するそれ自体の内
部手順を有する。キヤツシユ１４の選択的なバイ
パスは、任意的に実行されてよい。

第２図は第１図に示されたシステム１０の具体
的ブロツク図を示す。ホスト１２は複数のチヤネ
ル・アダプタ４０を介してシステム１０へ接続さ
れる。チヤネル・アダプタ４０は、ホスト１２に
対する通常の入出力（又は周辺）接続を可能とす
る。プログラム化されたデイジタル・プロセツサ
４１（例えばマイクロプロセツサ）は、既知のプ
ログラミング手法を用いて、システム１０を動作
させる。プロセツサ４１は、双方向性バス４２を
介して、チヤネル・アダプタ４０と通信する。プ
ロセツサ４１は、既知の手法を用いてホスト１２
と通信するため、チヤネル・アダプタ４０の活動
を監視する。システム１０を動作させるのに必要
な制御プログラム及び制御データを格納するた
め、プロセツサ４１は制御ストア４３を有する。
制御ストア４３は、双方向バス４４を介してプロ
セツサ４１により独立的にアクセス可能である。
コントロール・ストア４３は、高速ランダム・ア
クセス半導体メモリであることが望ましい。コン
トロール・ストア４３に加えて、システム１０は
システム・ストア４５を含む。システム・ストア
４５は、その大部分をキヤツシユ１４へ割当てら
れている。更に、キヤツシユ１４に記載されたデ
ータを指示するデイレクトリイ５０が、システム
４５に置かれている。デイレクトリイ５０は、後
に第３図を参照して説明するように構成されてい
る。一般的に、それはデータがフエツチされ又は
記憶されるべきバツキング・ストア（DASD１
３）のアドレス、及びシステム１０の成功した動
作に必要な制御データ及び通常のデータを記憶す
るキヤツシユ１４のアドレスを含む。キヤツシユ
１４は比較的大きいので（数メガバイト）、キヤ
ツシユ１４にアクセスするためのハツシング・ア
ルゴリズム（図示せず）が設けられている。従つ
て、スキヤタ・インデツクス・テーブル（SIT）
５１が、システム・ストア４５に設けられてい
る。SIT５１は、所定のハツシユ・クラス内にあ
るデイレクトリイ５０のエントリイを指示するポ
インタを含む。ホスト１２は、DASD１３にアド
レスすることによつて、システム１０にあるデー
タにアクセスする。DASDアドレスは、通常設計
のハツシユ機構（図示せず）によつて処理され
る。このハツシユ機構は、アドレスのクラス（ハ
ツシユ・クラスとも呼ばれる）を指定する。SIT
５１は、アドレス・アラスの各々について１つの
エントリイを有する。SIT５１にあるエントリイ
はデイレクトリイ５０のアドレスを含み、このア
ドレスはハツシユ・クラスに関連したデイレクト
リイの最初のエントリイを含む。所与のハツシ
ユ・クラスにあるデイレクトリイ５０中の全ての
エントリイは、単一的にリンクされたリストによ
つて相互にリンクされている。

ホスト１２によるDASD１３への直接アクセス
は、キヤツシユ１４をバイパスする。そのような
直接アクセスは、チヤネル・アダプタ４０、双方
向性バス５５、データ・フロー回路５６、双方向
性バス５９、装置アダプタ５８、周辺接続線６
１、装置制御アダプタ６０、双方向性バス６２、
DASD１３の順に進行する。DASD１３は装置Ｄ
０からＤ７までを含むものとしてアドレスされ
る。第２図にはＤ０のみが示される。プロセツサ
４１はこのデータ・フローの動作を監視し、それ
によつてホスト１２はDASD１３と直接に通信で
きる様にされる。システム１０の内部の動作及び
制御は、DASDの通常の外部メモリ・システムと
同じである。

チヤネル・アダプタ４０からキヤツシユ１４へ
アクセスするには、双方向性バス６６を使用す
る。このアクセスは、システム１０内の他の全て
のデータ転送と独立して行われることが望まし
い。プロセツサ４１は、プロセツサが通常ランダ
ム・アクセス・メモリを制御するようにして、双
方向性バス４６を介してシステム・ストア４５を
制御する。双方向性バス６５は、システム・スト
ア４５とデータ・フロー回路５６との間に設けら
れる。低コストの実施例では、バス６６及び６５
がチヤネル・アダプタ４０と結合され、チヤネ
ル・アダプタ４０は、ホスト１２又はデータ・フ
ロー回路５６との間で、１つのバスを切換える。
DASD１３とシステム・ストア４５との間のデー
タ転送は、通常のステージング及びデステージン
グ・アルゴリズムを使用することができる。これ
は本発明の理解に無関係であるから、説明を省略
する。

システム１０のためにプロセツサ４１によつて
与えられるコントロールは、コントロール・スト
ア４３に記憶されたプログラムに存在している。
いくつかのプログラムが設けられている。直接ア
クセス・コントロール・プログラム７０は、デー
タが直接ホスト１２とDASD１３との間を転送さ
れている時、プロセツサ４１へデータ・フロー回
路５６を制御する能力を与える。この種の転送
は、データ処理技術分野で、プロセツサとメイ
ン・メモリとの間にあるキヤツシユをバイパスす
る時に通常使用されるように、キヤツシユ・バイ
パス転送と呼ばれる。この動作の結果は、バツフ
アを設けられていないDASDメモリ・システムに
おける場合と同じである。プログラム７０の１部
は、それが欠陥トラツクの制御に関連しているの
で拡張される。キヤツシユ・アクセス・コントロ
ール・プログラム７１は、ホスト１２とキヤツシ
ユ１４又はDASD１３とキヤツシユ１４との間で
データを転送するため、キヤツシユ１４へアクセ
スする制御能力をプロセツサ４１へ与える。更に
プログラム７１はデイレクトリイ５０及びSIT５
１を制御するとともに、前述したハツシング機能
を与える。プログラム７１は、キヤツシユ１４に
おいて固定データ３０の記憶を制御するためのリ
ンク・リスト・コントロール・プログラムを含
む。

プログラム７０は、周知の連鎖されたチヤネル
指令ワード（CCW）を使用して、ホスト１２と
共に動作する。即ち、複数の周辺指令がシステム
１０への連結的転送のために相互に連鎖され、ホ
スト１２とDASD１３との間に、緊密に結合され
た動作シーケンスが生じる。システム１０を動作
させるに際して、プログラム７１はCCWに対応
した内部指令ワード（図示せず）を与える。この
内部指令ワードは周辺指令と同じようなものであ
り、プログラム７１は、ホスト１２がDASD１３
にアクセスする場合と同じように、DASD１３へ
のアクセスをプログラム７０へ命令することがで
きる。こうして、プログラム７０は、ホスト１２
のために使用されるばかりでなく、キヤツシユ１
４に関してデータをステージングし、かつデステ
ージングするために使用される。プログラム７０
とプログラム７１との間の通信は、コントロー
ル・ストア４３の中にあるリンケージ・ポート７
２を介して行われる。リンケージ・ポート７２
は、単に既知のプログラム間通信技法に従つて構
成されたメツセージ領域である。システム１０の
動作は非常に複雑であるから、ここで説明しない
機能を実行するため、他のプログラム７３が設け
られる。

アクチブ・デイレクトリイ・エントリイ・バツ
フア・レジスタ７４は、プロセツサ４１の迅速な
アクセスを可能とするため、デイレクトリイ５０
の１つ又はそれ以上のエントリイを含むバツフア
である。デイレクトリイ５０はシステム・ストア
４５に設けられているので、システム１０の効率
上、当座の関係あるデイレクトリイ・エントリイ
のコピーをコントロール・ストア４３に記憶して
おくことが有利である。レジスタ７４はこの目的
を達する。リンク・リスト７５は全ての固定され
たデータ３０を指定するリンク・リストを含む。
リンク・リスト・コントロール・ブロツク７６
は、後に第３図を参照して説明するように、リン
ク・リスト７５を制御するために使用される制御
ブロツクである。

次に第３図を参照すると、そこにはデイレクト
リイ５０の１つのエントリイを表わすアクチブ・
デイレクトリイ・エントリイ・バツフア・レジス
タ７４が示されている。レジスタ７４は、デイレ
クトリイ５０の構成を説明するためにも使用する
ことができる。リンク・フイールド９０は、同一
ハツシユ・クラス内のデイレクトリイ５０の全て
のエントリイを指定する。これらエントリイの最
初のものは、SIT５１にある信号によつて指定さ
れる。フイールド９１は、DASD１３のバツキン
グ・ストア・アドレスを含む。このアドレスはフ
イールド９２にあるキヤツシユ・アドレスに関連
している。フイールド９３は欠陥アドレス・フラ
グを含む。このフラグは、DASD１３に欠陥トラ
ツクがあるため、キヤツシユ１４のフイールド９
２で示されるキヤツシユ・アドレスにあるデータ
がキヤツシユ１４へ固定されていることを示す。
リンク・リスト７５は、固定データ３０の状況を
表示する。LRUフイールド９４は、キヤツシユ
１４において使用時点の最も新しくない記憶領域
から使用時点の最も新しい記憶領域まで連続して
いるリンク・リストを表わす。フイールド９４
は、通常の技法を用いて、置換アルゴリズムを制
御する。フイールド９４は、データ３０の非固定
化に関係を有しない。変更フイールド９５は、キ
ヤツシユ１４に記憶されたデータが、ホスト１２
によつて変更されたかどうかを示す。即ち、フイ
ールド９５がゼロを有するならば、キヤツシユ１
４の内容は、フイールド９１，９２のアドレスに
記憶されたデータに関する限り、同じものであ
る。システム１０の動作を制御する他のエントリ
イも、デイレクトリイ５０のエントリイの各々の
中で使用されることができる。

リンク・リスト７５は、所定数のエントリイ・
ロケーシヨン（スロツト）８０を有する論理プツ
シユ・ダウン・スタツクである。最も古い固定デ
ータ３０はスロツト８１に入れられる。即ち、ス
ロツト８１は、キヤツシユ１４の中で最も長く固
定されていたデータを指定する。スロツト８２
は、キヤツシユ１４で最後に受取られたデータ３
０を指定する信号を含む。

各スロツトは、既知の手法を使用して、対応す
るデイレクトリイ・エントリイにリンク可能なキ
ヤツシユ・アドレスを含む。リンク・リスト・コ
ントロール・ブロツク７６は、リンク・リストテ
イル（LLT）インデイケータ８４と、リンク・
リスト・ヘツド（LLH）インデイケータ８３を
含む。LLTインデイケータ８４は最も古い固定
データ３０を指示し、LLHインデイケータ８３
は最も新しい固定データ３０を指示する。カウン
ト８５は、固定データ３０を有するキヤツシユ１
４の領域の数を含む。実施例において、６つのス
ロツトが固定データ３０を有する。最大８つのス
ロツトが許される。即ち、キヤツシユ１４の例え
ば５００の記憶領域のうち、８つの記憶領域が固
定データを含んでよい。リンク・リスト７５は、
FIFO（先入れ先出し）スタツクとして、通常の態
様で動作する。その制御の詳細は省略する。

第４図はプログラム７０の欠陥トラツク・コン
トロール部を示すマシン動作のチヤートである。
プロセツサ４１はデイスパツチや又は遊び走査ル
ープを有し、プログラム７１は、データがキヤツ
シユ１４に存在しないこと、又はキヤツシユ１４
へ書込まれたデータがDASD１３へデステージン
グされるべきであることを決定したものと仮定す
る。いずれにせよ、或る無関連の予備的マシン動
作100がプログラム７０によつて実行される。こ
の処理の中には、指令ワードがプログラム７１か
らリンケージ・ポート７２を介して受取られるこ
とを含む。101で、プロセツサ４１は、第１図の
矢印１７で示されるように、トラツク１８のアク
セスをDASD１３へ命令する。トラツク１８のア
クセスを試行した後に、プロセツサ４１は、102
で、トラツク１８が欠陥トラツクであるかどうか
を決定する。もし欠陥トラツでなければ、DASD
１３のデータ領域へアクセスする通常の処理が径
路１０３を介してとられる。もし欠陥トラツクが
発見されると、104で、プロセツサ４１は、
DASD１３へ指令を与え、第１図の矢印２３で示
されるように、代替トラツク２５へシークさせる
（変換器２４の移動）。シークが起つている間（即
ち、変換器２４が実際にトラツク１８からトラツ
ク２５へ移動している間）、プロセツサ４１はリ
ンク・リスト７５を更新する。トラツク１８及び
２５の識別情報（TID）がリンク・リスト（LL）
７５へロードされ、リンク・リス・コントロー
ル・ブロツク７６が更新される。スロツト８２は
新しいTID（即ち、欠陥トラツク識別情報及び代
替トラツク識別情報）を受取る。インデイケータ
８３は、スロツト８２を指示するように更新され
る。カウント８５は１だけ増加される。欠陥アド
レス・クラブ・フイールド９３を１へセツトする
ため、106でレジスタ７４がアクセスされる。シ
ーク及びステツプ105及び106が完了すると、実際
の読出動作又は書込動作が107で実行される。こ
の動作は第１図の矢印２７に対応する。108で、
プロセツサ４１は、指令の内部連鎖（即ち、プロ
グラム７１から受取られた内部周辺指令の連鎖）
の終りであるかどうかを決定する。もし終りでな
ければ、論理通路１０９がとられ、読出／書込動
作107が反復されるので、一連のデータ・ブロツ
クが迅速に転送される。もしシリンダの終りに達
すると（即ち、DASD１３の各シリンダは、複数
のトラツクを有し、隣接したシリンダが半径方向
のヘツド移動を必要とする時、電気的に切換えら
れる。）、108で制御の任意選択が生じ、論理通路
１１０がとられて、ステツプ101以下が反復され
る。この場合、代替トラツク２５から欠陥トラツ
ク１８に隣接したトラツク（図示せず）へ、シー
クがなされる。即ち、代替トラツクのために最後
のレコードが処理され、かつトラツク・インデツ
クスが消除された後、欠陥トラツクを含むシリン
ダへ、ヘツドのシーク・バツクが起る。次に、シ
リンダの次のトラツクがアクセスされる。もし２
つの隣接した欠陥トラツクが存在すれば、ステツ
プ104から106が反復される。そうでなければ、通
常の処理が径路１０３を介して実行される。

108で指令の連鎖が完了すると、リンケージ・
ポート２５を介してプログラム７１が戻される。
115で、プロセツサ４１は、異常な終了状態が存
在するかどうかを検査する。もし存在しなけれ
ば、正常なチヤネル終了（CE）フラグ及び装置
終了（DE）フラグがステツプ116で１へセツトさ
れる。それは、プログラム７１へ、それらの終了
信号を与えるためである。もし異常な終了状態が
存在すれば、117で、プロセツサ４１はレジスタ
７４の欠陥アドレス・フラグ・フイールド９３を
検査する。もしそれがゼロであれば（即ち、欠陥
トラツクが表示されなければ）、エラーが生じて
いる。従つて、118で、ユニツト・チエツク
（UC）及びチヤネル終了（CE）及び装置終了
（DE）の各フラグが１へセツトされ、プログラム
７１へ報告される。

117で、フイールド９３が１に等しい事が判別
されると、プロセツサ４１は、チヤネル終了フラ
グ、装置終了フラグ、欠陥領域（DA）フラグを
１へセツトする。即ちチヤネル信号終了信号及び
装置終了信号がプログラム７１へ与えるのみなら
ず、欠陥トラツクが発見された事を示す終了状況
信号が与えられる。次に125で、プロセツサ４１
は、プログラム７１を介して、ステツプ116が実
行されたかどうかを検査する。もし実行されてい
れば、126でデイレクトリイ５０が更新される。
それは、完了したばかりのデータ転送を反映させ
るためである。そうでなければ、127で、プロセ
ツサ４１は、ステツプ118が実行されたかどうか
を検査する。もし実行されていれば、エラー回復
手順が128で呼出される。そうでなければ、129
で、プロセツサ４１は、ステツプ119が実行され
たかどうかを調べる。もし実行されていれば、
130で、デイレクトリイ５０のフイールド９３を
１に等しくすることによつて、代替トラツクが指
定される。そしてリンク・リスト７５及びリン
ク・リスト・コントロール・ブロツク７６がステ
ツプ105及び106で更新されたかどうかが検証され
る。プロセツサ４１は、径路１３１を介して本発
明の理解に関係のない他の処理へ進む。

第５図はステツプ130を詳細に示す。１４０は
開始線である。先ず141で、プロセツサ４１は、
リンク・リスト７５が一杯であるかどうかを調べ
る。この動作は、第１図の矢印３２に対応する。
もしリンク・リスト７５が一杯でなければ、論理
通路１４２がとられ、デイレクトリイ５０が更新
される。即ち、置換活動は必要でない。もしリン
ク・リスト７５が一杯であれば、ステツプ143か
ら146までの置換活動が実行される。143で、スロ
ツト８１にある最も古いエントリイが決定され、
かつ解放される。もし変更フイールド９５が１に
等しければ、固定されたデータは、DASD１３の
適当なアドレスへ移動させられる。次いでキヤツ
シユ領域が新しいデータのために解放される。こ
こで注意すべきは、これはトラツク２５から、置
換されつつあるデータによつてアドレスされるべ
きトラツクへのシークを必要とすることである。
全ての代替トラツクは、各DASDで同じ領域にあ
るので、これは短いシークである。代替トラツク
からのデータは既にキヤツシユ１４へ転送されて
いるから、これは、ステツプ143によつて開始さ
れた活動が完了するまで、新しく固定されたデー
タ３０が利用できないこと（即ち、アドレス可能
でないこと）を意味する。144で、解放されつつ
ある最も古いエントリイの欠陥アドレス・フラグ
がゼロへリセツトされる。145で、リンク・リス
ト・コントロール・ブロツク７６のカウント８５
が１だけ減少される。146で、最も古い固定デー
タ３０に対応するデイレクトリイ５０のエントリ
イが最も使用時点の新しいもの（MRU）とされ
る。最も古いエントリイの実際のデータ転送は、
ステツプ143−146の制御活動を受けることにな
る。

次に、150で、新しく固定されたデータに対応
する新しいエントリイが、通常のデータ処理技術
を使用してデイレクトリイ５０へ加えられる。
151で、この新しいエントリイに対する欠陥アド
レス・フラグが１へセツトされ、152で、カウン
ト８５の内容が１だけ増加される。ステツプ143
−146が実行された後、リンク・リスト７５のフ
ル・インデイケータがリセツトされる。このフ
ル・インデイケータはカウント８５の内容と或る
閾値とを比較することによつてセツトされる。
153で、デイレクトリイ５０の実際のエントリイ
が更新され、レジスタ７４からシステム・ストア
４５へ移動させられる。プロセツサ４１の処理は
１５４を介して継続する。第６図は放棄機能を示
す。放棄機能は、キヤツシユ１４からデータが放
棄されるべきことを示す周辺指令が、ホスト１２
から出されることを必要とする。161で、プロセ
ツサ４１は、１ブロツクのデータのみが放棄され
るべきであるか、所与のDASD１３に関連した全
てのデータが放棄されるべきであるかを決定する
ため周辺指令を検査する。１つのブロツクのみが
放棄されるべきであると仮定する。もし第３図の
変更フイールド９５が１を含むならば、そのブロ
ツクは163でデステージングされる。もし変更フ
イールド９５がゼロを含むならば、データは
DASD１３へ転送されない。データをアドレスで
きないようにするため、デイレクトリイ５０のエ
ントリイが消去される。164でアドレス・ブロツ
クに対応するレジスタ７４の欠陥アドレス・フラ
グが検査される。もし放棄されつつあるブロツク
がバツキング・ストア中の欠陥アドレスと関連し
ていなければ、ステツプ165及び166は省略され
る。もしデステージングされつつあるデータが
DASDの欠陥トラツクに関連していれば、165で
カウント８５の内容が１だけ減少され、対応する
リンク・リスト（LL）７５のエントリイが166で
消去される。放棄されつつあるブロツクは任意の
時点で受取られたものであるから、リンク・リス
ト７５が走査され、バツキング・ストアに対応す
るキヤツシユ・アドレスが検査されて、キヤツシ
ユ・アドレスを指定する。勿論、１度エントリイ
が消去されると、リンク・リスト７５は通常の態
様で閉じられる。167で、デイレクトリイ５０の
エントリイが消去され、ハツシユ・クラス・リン
ク・リストが通常の態様で閉じられる。168で、
プロセツサ４１は受取られた周辺指令を検査し、
それが１ブロツク放棄に関するものであるか、全
ブロツク放棄に関するものであるかを決定する。
１ブロツク放棄に関するものである場合、169で、
指令終了状況が記録される。次いで、プロセツサ
４１は処理を継続する。全ブロツク放棄に関する
ものであれば、プロセツサ４１は通路１７５へ行
く。従つて、デイレクトリイ５０は、ステツプ
176−178に設定されるように走査される。176で、
プロセツサ４１は、走査が完了したかどうかを決
定する。勿論、最初のエントリイでは、これは常
にステツプ177を実行させる。ステツプ177は走査
を進める。即ち、デイレクトリイ５０のアドレス
が増加されて、次のエントリイがレジスタ７４へ
入れられる。次に178で、プロセツサ４１はフエ
ツチされたエントリイを検査し、そのエントリイ
がアドレスされたDASD１３に関連するかどうか
も決定する。もし関連していれば、ステツプ163
−168に関して説明したようにして、ブロツクが
デステージングされる。もしエントリイがアドレ
スされたDASD１３に関連していなければ、論理
通路１７５が再びとられて、デイレクトリイ５０
の全ての適当なエントリイが走査されてしまうま
で、ステツプ176−178が反復される。

次に第７図を参照して、ホスト１２から受取ら
れたデータに関連するマシン動作を説明する。
180で、書込指令がホスト１２から受取られたと
仮定する。データを受取るべきDASD１３のアド
レスがハツシングされる。それは、そのアドレス
のためにスペースがキヤツシユ１４中で割当てら
れているかどうかを調べるためである。ヒツトで
あると仮定すると（即ち、スペースがキヤツシユ
１４で割当てられている）、182で、プロセツサ４
１は、リンク・リスト７５にエントリイがあるか
どうかを調べる。多くの場合エントリイはないで
あろう。従つて、ミスの経路をたどつて、ホスト
１２は183でキヤツシユ１４へ書込む（第１図の
矢印３４及び第２図のバス６６参照）。処理は184
を介して通常の如く進行する。181でミスが生じ
ると（受取られるデータについて、スペースがキ
ヤツシユ１４に割当てられていない場合）、プロ
セツサ４１は、187でキヤツシユ１４中のスペー
スを割当てるため、論理通路１８６とたどる。次
に183で、キヤツシユへの通常の書込みが起る。
欠陥トラツクを処理する場合（即ち、データが代
替トラツクから取られた場合）、ステツプ190が実
行される。データは、キヤツシユの固定されたア
ドレスへ書き込まれる。第１の方法として、レジ
スタ７４の変更フイールドのみが１へセツトさ
れ、矢印３２によつて表わされかつ第５図を参照
して説明したように、固定置換動作が起るまで、
DASD１３に対する固定されたデータのデステー
ジングは起らない。この場合、揮発性のキヤツシ
ユは、非揮発性又は保存性のDASD１３とは異つ
た固定データを含む。勿論、電源が絶たれると、
変更されたデータは消滅する。第２の方法とし
て、ステツプ191が実行されて、ホスト１２によ
りキヤツシユ１４へ加えられた変更を反映するた
め、DASD１３が更新される。この動作は代替ト
ラツクへのシーク・データ領域３０から代替トラ
ツク２５へのデータの書込み、ホスト１２への装
置終了信号の送信、変更フイールド９５のゼロへ
のリセツトを含む。これは、キヤツシユ１４と
DASD１３にあるデータが全く同じであることを
示す。他の方法として、ホスト１２は臨界データ
を指定することができる。臨界データはステツプ
191によつて代替トラツク２５へデステージング
され、臨界データでないデータは、通常の固定置
換コントロールに従つて、キヤツシユ１４中に維
持される。勿論、パワーオフはキヤツシユ１４に
ある全てのデータを破壊する。従つて、キヤツシ
ユ１４へのパワーがオフにされ、再びそれがオン
にされる時、キヤツシユ１４に固定データは存在
しない。これは、データを固定する最大の時間
が、パワーオンの間に限られることを意味する。

【図面の簡単な説明】

第１図は揮発性キヤツシユと保存性バツキン
グ・ストアとを有する外部メモリで本発明を実施
したシステムの図であり、第２図は第１図の詳細
を示すブロツク図であり、第３図は第１図のシス
テムに関連して使用される制御レジスタを示し、
第４図はバツキング・ストアに欠陥があるため前
方ストアにデータを固定するマシン動作を示すフ
ローチヤートであり、第５図は前方ストアへの固
定データを最大に抑える閾値制御を実行するマシ
ン動作のチヤートを示し、第６図は複数の基準に
従つて前方ストアから固定データを放棄するマシ
ン動作を示すチヤートであり、第７図はバツキン
グ・ストアにある欠陥領域のためにデータが第１
図のシステムによつて受取られた時のマシン動作
を示すチヤートである。 １０……メモリ・システム、１２……ホスト、
１３……DASD、１４……キヤツシユ、１８……
トラツク、２４……変換器、２５……代替トラツ
ク、３０……固定データ、３１……欠陥トラツ
ク・コントロール、４０……チヤネル・アダプ
タ、４１……プロセツサ、４３……コントロー
ル・ストア、５０……デイレクトリイ、５１……
スキヤタ・インデツクス・テーブル、５６……デ
ータ・フロー回路、５８……装置アダプタ、６０
……装置制御アダプタ、７０……直接アクセス・
コントロール・プログラム、７１……キヤツシ
ユ・アクセス・コントロール・プログラム、７２
……リンケージ・ポート、７３……プログラム、
７４……アクチブ・デイレクトリイ・エントリ
イ・バツフア・レジスタ、７５……リンク・リス
ト、７６……リンク・リスト・コントロール・ブ
ロツク、７７……装置バツフア・レジスタ。

Claims (1)

【特許請求の範囲】
1. １ データを記憶するレコード・トラツク及び該
   レコード・トラツクの代替トラツクを有するバツ
   キング・ストアと、前方ストアと、上記前方スト
   アが上記バツキング・ストアに記憶されたデータ
   の１部を含むとともに上記バツキング・ストアに
   記憶されるデータを含むように上記前方ストアと
   上記バツキング・ストアとの間でデータを選択的
   に転送する手段と、上記前方ストアに記憶された
   データについて上記バツキング・ストアの関連ロ
   ケーシヨンを表示するとともに上記前方ストアに
   記憶されたデータが上記バツキング・ストアの関
   連ロケーシヨンに記憶されたデータと同じである
   かどうかを表示するデイレクトリイと、上記前方
   ストア及び上記バツキング・ストアを動作させて
   それらの間のデータ転送を実効化するプログラ
   ム・プロセツサとを具備し、上記代替トラツクに
   記憶されるデータが該データを受取るべき上記レ
   コード・トラツクの中で識別されるように構成さ
   れた周辺メモリ・システムにおいて、上記代替ト
   ラツクから上記前方ストアへ移されたデータを識
   別するリンク・リスト手段であつて先入れ先出し
   形式に配列されたものと、上記前方ストアに記憶
   されたデータを上記バツキング・ストアに記憶さ
   れたデータと置換するプログラム手段と、上記代
   替トラツクから上記前方ストアへ移されたデータ
   が上記置換プログラムから独立して上記前方スト
   アがパワーオンにされている限り上記前方ストア
   にとどまるように上記代替トラツクから上記前方
   ストアへ移されたデータの置換を禁止するプログ
   ラム手段と、上記周辺メモリ・システムへ与えら
   れた放棄指令に応答して上記前方ストアからデー
   タを放棄しかつ上記前方ストアから上記代替トラ
   ツクへデータを移動させるプログラム手段とを含
   む周辺メモリ・システム。