JPS63117664A

JPS63117664A - 交直変換装置

Info

Publication number: JPS63117664A
Application number: JP26081786A
Authority: JP
Inventors: Naoyoshi Uesugi; 通可植杉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-11-04
Filing date: 1986-11-04
Publication date: 1988-05-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、力率改善のために入力重圧波形に基づき出力
′電流ケ制御する回路ン備えた交直変換装置［関する。

（従来の技術）従来、インバータ装置などにＲげる交直変換装置には、
倒えは昭和５８年度電気四学会北陸支部連合大会Ａ−１
２ｒ千ヨツパによる単相整流回路の力率改善」に見ら几
るように、入力交流電圧と相似の正弦波ゲ全波降流した
脈流波形に出力電流乞追従制御することにより、旨い力
率が得られるようにしたものがある。

厚５図は、この塊の交直変換装置の榊成？示す。

主回路を工、ブリッジ形整流器２、高Ｓ８波除去用フイ
ルタ３、直流リアクトル４、スイッチング素子５、ダイ
オード６及び平滑コンデンサ７から構゛成さ几ている６
贅流器２の出力電流Ｉｄば、スイッチングず子５Ｙオン
・オフすることにより鄭制御することかでヂ、この出力
市、流Ｉｄケ交流電源１からの入力′電圧Ｖｉの全波降
流波形ケ有する基準値に追従？ｌｔｌ１ｍするようにす
れは、入力回流■はほぼ力率１の正弦波とＴｒる。

この入力電圧波形追従省流制御？行Ｔ「うために、矢の
ような制御回路か設げら几ている。即ち、定電圧制御回
路８は、入力電圧Ｖｉン全波整流器１０で全波整流波形
た信号ＶＤと、出力電圧■Ｌと出力げ圧基準ＶＬとの偏
差信号■８と７乗算して、入力電圧ＩＤの全波整流波形
と相似な脈流波形ン持つ吊力′シ流基準Ｉｄケ形成する
、電流追従回路９は、出力基準Ｉｄと出力電流■４との
偏差信号ケヒステ１１シスン有するコンパレータ１１に
入力し、このコンパレータ１１の出力信号によりスイッ
チング素子５７オン・オフする。こｆ′Ｌにより、出力
電圧ＶＬは一定に制御されると共に、出力′イＲ，Ｉ　
Ｉ’）に直配脈流波形に制御され、力量はほぼ１に保た
几ることＶｒなる。

Ｔｒお、この交直変換装置で出力電圧ン変化さセるにべ
、出力電圧基準Ｖ１．ン変化させ几ばよく、この出力′
σ圧基準ＶＬの変化により偏差信云Ｖｅは変化し、最終
的な直流出力可圧は所望の１１白か得られる。

そして従来装置に−ｊ６いては、全波整流しにイざ号Ｖ
Ｉ）と偏差信号■。どの乗算７行γｒう回路として肩６
図に示すようなフォトＣｄＳカプラ５０か用いら几てい
る。

丁なわち、第６図に基づいて説明すると、出力電圧Ｖｔ
、とツェナダイオード１４で定まる出力基醜ｖ　の偏差
ンコンバレータ１５ｆｆより求め、こしのコンパレータの出力である偏差ｇ号ｖｅンフォトダイ
オード５３に供給する。

フォトダイオード５３はＣｄ５５４とでフォトＣｄＳカ
プラン構成しているため、偏差信号Ｖｅが増加すルばＣ
ｄ５５４の抵抗値は減少し、Ｖｅが濾少丁１ばＣｄ５５
４の抵抗１直（工増加する、このＣｄ５５４の一端から
は交流電圧Ｙ全波整流した電圧信斉ＶＤが入力され、Ｃ
ｄ５５４の他端＆エコンバレータ４０の負側入力にＷ、
続されている、従って、偏差倍長Ｖ　が増加すればＣｄ
Ｓ５４の抵抗値減少によりコンパレータ４０　Ｏ増巾率
が大と７「す、コンパレータ４ｏ出力である出力＊Ｖ流基準Ｉｄは増加し、逆に、偏差信号Ｖｅが減少￥ｎ
ば、フンパレータ４０の増巾率は小トＴｘり出力電流基
準■４は減少する。

なお、出力電流基準■ｄの増加、減少にコンパレータ４
０の入力の極性により負傳（マイナスレベル）への増加
、減少？言う。

この結実装置の出力′電圧ＶＬは出力電圧基準ｖＬに応
じた値に制御される。

（発明が解決しようとする問題点）ところが、上記の従来装置においては、負荷た時や、イ
ンバータ装置出力周波数が高周波数から低周波数へと変
化した時には、出力′電圧ＶＬか上昇する。

この上昇に応答して偏差信号ｖｅは減少するが、偏差信
号■８の減少からＣｄＳの抵抗値の増加マでには、一般
にフォトＣｄＳカプラの特性として、数ｍ５ｅｃから数
十ｍ５ｅｃ　’！での時間ン必要とする。

−！た逆に、負荷が増大した場合には出力１．圧ＶＬが
低下する。

この場合も同様にフォトＣｄＳカプラリ応答には数ｍ５
ｅｃから数十ｍ５ｅｃの時間？必要とする。

このため、急激に負荷が変化した場合、ＣｄＳの応答が
遅れ、出力電圧か増加してから出力電圧ケ減少させる。

又は出力電圧か減少してし葉つてから出力′ぼ圧ン増加
さセるということになり、出力電圧が大吉く変動し安定
性が悪いという問題点があった。

この発明は上記のようＴｆ車情に鑑みてたさ几たもので
、その目的とするところは、出カ゛慮圧の安定性ケ向上
させた交直変換装置ケ提供することである。

し発明の構成〕Ｃ問題点ン解決するための手段）本出順の早１の発明は、出力電圧の基準となる早１の基
準値よりも高い駆２の基慈値と出力電圧？比較する比較
回路と、この比較回路の出力により出力電圧が第２の基
準値ケ越え定時スイッチング素子の導通ケ阻止するフォ
トカフうと乞設けたものである。

また、屓２の発明は、出力電圧の基準となる第１の基準
値よりも低い第３の基準値と出力′Ｌイ電圧比較する比
較回路と、この比較回路の出力により出力電圧が第３の
基準値よりも低下した時、フォトＣｄＳカプラのＣｄＳ
の抵抗値に応じて増巾率が変化する増巾器の増巾率乞増
加させるフォトカプラと？設けたものである。

（作　用）第１の発明では、負荷の変動により出力電圧が上昇し、
この上昇に対し、フォトＣｄＳカプラのＣｄＳの抵抗値
変化に−Ｅれか発生した場合、出カイ圧が第２の基皐値
ケ越えたことケ比較回路か検出し、この比較回路の出力
によりフォトカプラがスイッチング素子の導ｉ！５乞阻
止する、うの応答：Ｍｆ′Ｌｔ十分に補なう。

駆２の発明では、負荷の変動により出力電圧が低下し、
この低下に対し、フォトＣｄＳカプラのＣｄＳの抵抗値
変化に遅れが発生した場合、出力電圧か里３の基準値よ
り低下したこと７比較回路が検出し、この比較回路の出
力によりフォトカプラか、フォトＣｄＳカプラのＣｄ　
Ｓ　Ｌ７）抵抗値に応じて増巾率が変化する増巾器の増
巾率ン増加させる。

従って、第１の発明同様に出力電圧は応答遅れなく上昇
し、安定化さｎ、６゜（実　施　例）以下実施例により本発明ン説明する。

第１図は本発明に係る交直変脚装檜の一実施例の構成？
示す回路図で、第５図及び第６図と対応する部分には同
符号ン付している。

箪１図において、定電圧制伊１回路８及び電圧迫ψ 従回路９Ｖｒ直流電源箪圧Ｖ　　Ｖ−ン供給するた＋　
＋めの直流電源回路１２が、交流′ｍ源１に接続さｎにト
ランス１３と、このトランス１３０２次イ則出力端子ｒ
″＃続された全波整流回路１４とにより構成さ几ている
。

トランス１３の２次側出力電圧は定電圧部制御回路８Ｆ
入力され、−ｒ−ｆ整流器１０により全波整流される。

、そして、主回路の０点から検出さｎた出力さ几、この
差動増巾器１５からは偏差信号Ｖｅか出力さ九机と比較される。

コンパレータ３０の出力は第１のフォトカプラ３２に入
力され、コンパレータ３）の出力は第２のフォトカプラ
３３Ｆ入力される６第１のフォトカプラ３２の出力トラ
ンジスタ３４とフォトＣｄＳカプラ５０のＣｄ５５４は
直列に接続され、−端から全波整流器１０出力である入
力交流電圧波形ＶＤが入力されている。このトランジス
タ３４とＣｄ５５４の直列回路の他端は差動増巾器４０
に入力されている。

さらに、第２の７オトカプラ３３の出力トランジスタ３
５はトランジスタ３４とＣｄ５５４の直列回路に並列に
接続されている。

出力トランジスタ３４とＣｄ５５４の直列回路及びこの
直列回路に並列に接続された出力トランジスタ３５Ｙ介
して入力交流電圧波形ＶＤが入力さ几る差動増巾器４０
はこれらのトランジスタ３４゜３５の動作及びＯｄＳ　
５４の抵抗値により定まる増巾率で入力交流電圧波形■
Ｌ、を増巾し、出力型＊流基準Ｉ　　を出力する。

この出力′Ｍ、流基準基準　は、電流追従回路９に入力
さｎる。

このｔ圧迫従回路９では１ず増幅率の異なる増幅器１７
．１８で増１幅嘔几、面憎幅器１７．１８の出力信号と
主回路のＡ点からの出力’ｔ［１５ｆｔ’Ｉｄの検出信
号とを比較器１９．２０に入力して大小関係を判定し、
面出力信号をフリップフロップ回路２１に入力して、こ
のフリップフロップ回路２１Ｖこ入力して、このフリッ
プフロップ回路２１の出力信号により主回路のスイッチ
ング素子５をオン・オフする。

因みに、この電流追従回路９の機能は、第６図のように
出力電圧基準工ｄ　と出力電流工ｄとの偏差信号をヒス
テリシス？Ｎつたコンパレータに入力し、このコンパレ
ータの出力でスイッチング素子５をオン・オフすること
と等価である。

このスイッチング素子５のオン・オフにより制御さｎる
出力電流Ｉｄは、出力電圧基準Ｉｄの波形ン中心として
増幅器１７％１８の出力レベル差によって定まる一定範
囲内ン振動する波形とＴｘ　リ、主回路の入力電流Ｉは
入力交流電源の電圧波形と相似の交流波形となる。

その結果、高力率の又直置検装置が得られる、次に第１
図、第２図に基づいて本実施例の動作ン説明する。

（ｌｆｌｊ力電圧■ＬがＶ３≦■しく■２の場合）第２
図の時間Ｔｏ〜Ｔ】、及び’ｌ’ｚ　〜Ｔ３、Ｔ４以降
では出力電圧ＶＬにＶ　３　＜　Ｖ　Ｌ　＜　Ｖ　２で
あり、この場合、コンパレータ３０の出力は　ルベル、
コンパレータ３）出力＆ｔ　　Ｏレベルとなる。このた
め、トランジスタ３４はＯＮ、トランジスタ３５はＯＦ
Ｆとなる。

従って、差動増巾器４０Ｆは入力交流電圧波形ＶＤがＣ
ｄ　Ｓ　５４Ｙ介して入力される。

１３この時、Ｃｄ５５４の抵抗値は出力′α圧■Ｌと出
力電圧基準■Ｌの偏差信号ｖｅによって決定され、差動
増巾器４０は、このＣｄ５５４の抵抗値によって定まる
増巾率で入力文流電圧波形ＶＤを増巾し、出力電流基準
Ｉ　ｄ＊、＝　して出力する。

（出力電圧ＶＬがＶ２く■Ｌの場合）第２図のＴ１〜Ｔ２間では負荷が変動し、出力電圧ｖＬ
が第２の基準値’１ｚｙ（越えている。

この場合、コンパレータ３０出力は°Ｏ”レベル、コン
パレータ３）出力は＠０２レベルトナリ、トランジスタ
３４．３５ともにオフとなり差動増巾器４０Ｆ＆！信号
が入力さｎｒｘくなる。このため、差動増巾器４０出カ
の出力電流基準Ｉ、　も０とＴ「る。このためスイッチ
ング素子５は動作を停止し、出力電圧ＶＬが低下イる！
でこの状態が維持される、この場合、トランジスタ３４が遮断状態とγｆるた屋１
、Ｃｄ５５４の抵抗値とは無関係に出力電流基準Ｉｄ　
はＯｒなり、出力電圧Ｖ２の急上昇に対して奎フォトカ
プラ３２が即座に動作し、Ｃｄ５５４の動作遅れχ補な
５ことが可能である。

（出力′電圧■ＬがＶ　２　（Ｖ　ｓの場合）第２図の
Ｔ３〜Ｔ１区間では出力電圧ｖ：Ｌが低下し、第３の基
準値■３以下となっている。

この場合、コンパレータ３０，３）出力は共に′ａ１”
となりフォトカプラ３４．３５け共にオンとなる。この
ため差動増巾器４０にはトランジスタ３５を介して入力
交流電圧波形ＶＤが直接入力される状態となり差動増巾
器４０は略最大の増巾率で入力交流電圧波形ＶＤを増巾
する。

従ってフォトＣｄ　ｓカプラ５０のＣｄ５５＋の抵抗値
変化に遅れが生じた場合でも、フォトカプラ３５の動作
により出力電圧■２は上昇させら几るため、出力電圧Ｖ
Ｌの変動が減少し、安定性が向上する。

次に第３図、第４図を用いて第２の実施例を説カグラを
差動増巾器４０の帰還抵抗部分に設けたものである。

コンパレータ６０には出力電圧ｖＬとツエナダ＊イオード６５で定まる出力電圧基準Ｖ　　が入力りされ、この両信号の差に比例した偏差信号Ｖｅが出力さ
れる。

ナオ、このコンパレータ６０の帰還抵抗と並列に接続さ
れているコンデンサは発振防止のものである。

コンパレータ６１には出力電圧ＶＬと出力電圧基準ｖＬ
　よりも高い第２の基準値が入力されてンバレータ６０
〜６２の出力はそれぞれ反転増巾器６６〜６８で反転さ
れる。そして、コンパレータ６６を介して反転されたコ
ンパレータ６１出力はフォト力１う６８に入力され、反
転されたコンパレータ６０出力はフォトカプラ７０に反
転されたコンパレータ６２出力は、フォトカプラ６９に
入力さ几る。

一方、入力交流電圧波形ＶＬ）・は差動増巾器８０に抵
抗孔を介して入力され、この差動増巾器８０出力から入
力へＶ帰還抵抗として、フォトＣｄＳカプラ７０のＣｄ
５７ｘとフォトカプラ６９の出力トランジスタ７２の直
列回路と、この直列回路と並列に接続されたフォトカプ
ラ７３の出力トランジスタ７４が設けられている。そし
て、差動増巾器８０の出力が出力電圧基準工ｄ＊とじて
用いられる。

なお、第３図では出力電流基準発生部分の要部のみを示
したが、こ几以外の部分は第１図に示す第１実施例と同
様の回路で構成される。

＊この第２の実施例では出力電圧■　　の変化により各部
の動作は下表のようになる。

従って、第４図に示すように急減な出力電圧■１の上昇
に対してはフォトカプラ７３が動作し、０ｄ８７１の応
答遅ｆＬを補償し、逆に出力電圧■Ｌの低下に対しては
、フォトカプラ６９．７３ともに不動作となり０ｄＳ７
１の応答遅れを補償する。

このため出力電圧■ＬばＶ３と■２間で安定し、大きな
変動を発生することなく制鋪できる。

なお、本実施例ではＣｄ８の応答遅ｎ　ｖｃより出力電
圧■Ｌが上昇した場合、出力電流基準Ｉｄ＊を発生する
増巾器の増巾率ｋＯとするように構成したが、この場合
、スイッチング素子の導通を阻または、スイッチング素
子と直列に高速のスイン〔発明の効果〕以上説明し念ように第１の発明によｎば、出力電圧の基
準となる第１の基準値よりも高い第２の基準値と出力電
圧を比較する比較回路と、この比較回路の出力によシ出
力電圧がｉ２の基準値を越えた時スイッチング素子の導
通を阻止するフォトカプラを設けたため、出力電圧が急
激に上昇し、Ｃｄ８の応答遅れが発生した場合でもフォ
トカプラが動作し、出力電圧を急速に低下させることが
でき、出力電圧の安定性が保之れる。

また第２の発明では出力電圧の基準となる第１の基準値
よシも低い第３の基準値と出力電圧を比較する比較回路
と、この比較回路の出力により出力電圧が第３の基準値
より低下した時ＣｄＳの抵抗値に応じて増巾率が変化す
る増巾器の増巾率を増加させるフォト力１うを設けたた
め、出力電圧が急激に低下し、Ｃｄｓの応答遅れが発生
した場合でもフォトカプラの動作により増巾器の増巾率
が増加し、出力電圧も急速に上昇させることがでさ、出
力電圧の安定性を保つことができる。

【図面の簡単な説明】

第１図は本発明の一冥施例を示す回路図、第２図は同回
路の状態及び動作を示すタイムチャート、第３図は本発
明の第２の実施例の要部を示す回路図、第４図は同回路
の状態及び動作全示すタイムチャート、第５図は一般的
な交直変換装置の構成ケ示す回路図、第６図は、従来の
交直変換装置の要部を示す回路図でおる。ｌ・・・交流電源、２・・・ブリッジ形整流機、３・・
・フィルタ、４・・・直流リアクトル、５・・・スイッ
チング素子、６・・・ダイオード、７・・・平滑コンデ
ンサ、８・・・定電圧制御回路、９・・・電流追従回路
・１０・・。全波整流器、１２・・・直流電源回路、１３・・・トラ
ンス、１４・・・ツェナダイオード、１５・・・コンパ
レータ、１６・・・フォトカプラ、１７，１８・・・増
幅器、１９．２０・・・比較器、２１・・・フリップフ
ロップ回路、３０．３）・・・コンパレータ、３２．３
３・・・フォトカプラ、３４．３５・・・出力トランジ
スタ、４０・・・差動増巾器、５０・・・フォトＣｄ８
カプラ５４・・・Ｃｄ８．６０．６１．６２．６６．６
７．６８・・・コンパレータ、６９．７４・・・フォト
カプラ７０・・・フォトＣｄ８カプヲ、７１・・・Ｃｄ
Ｓ。７２．７４・・・出力トランジスタ、８０・・・差動増
巾器。代理人　弁理士　則　近　塔　佑同　　　　　　湯　　山　　幸　夫第２図第５図手続補正書（自発）

Claims

【特許請求の範囲】

（１）交流電源を入力とする全波整流器の出力にリアク
タ、整流素子、コンデンサを順次直列に接続し、前記リ
アクタと前記整流素子間に一端が接続され、他端が前記
全波整流器の負側出力に接続されたスイッチング素子を
設け、前記コンデンサの両端間電圧を出力電圧として負
荷に供給し、この出力電圧と第１の基準値との差に応じ
て光出力が変化するフォトダイオードと、このフォトダ
イオードの光出力により抵抗値が変化するＣｄＳからな
るフォトＣｄＳカプラを設け、このＣｄＳの抵抗値変化
に応じて入力交流電圧波形を可変増巾した波形を基準電
流波形とし、この基準電流波形に基づいて前記スイッチ
ング素子の導通を制御する交直変換装置において、前記
第１の基準値よりも高い値を有する第２の基準値と前記
出力電圧を比較する比較回路と前記出力電圧が前記第２
の基準値を越えた時、前記比較回路の出力により前記ス
イッチング素子の導通を阻止するフォトカプラとを設け
たことを特徴とする交直変換装置。
（２）前記出力電圧と前記第１の基準値を入力とする差
動増巾器と、この差動増巾器の出力を入力とするフォト
ＣｄＳカプラと、このフォトＣｄＳカプラのＣｄＳを介
して入力交流電圧波形が入力され前記ＣｄＳの抵抗値に
比例して増巾率が変化する増巾器と、この増巾器の出力
を基準電流波形とし、この基準電流波形に基づいて前記
スイッチング素子の導通制御する制御回路と、前記第１
の基準値よりも高い値を有する第２の基準値と前記出力
電圧を比較する比較回路と前記出力電圧が前記第２の基
準値を越えた時、前記比較回路の出力により前記ＣｄＳ
を短絡するフォトカプラとを備えたことを特徴とする特
許請求の範囲第１項記載の交直変換装置。
（３）前記出力電圧と前記第１の基準値を入力とする差
動増巾器と、この差動増巾器の出力を入力とするフォト
ＣｄＳカプラと、このフォトＣｄＳカプラのＣｄＳを帰
還抵抗として入力交流電波波形が入力され前記ＣｄＳの
抵抗値に反比例して増巾率が変化する増巾器と、この増
巾器の出力を基準電流波形とし、この基準電流波形に基
づいて前記スイッチング素子の導通を制御する制御回路
と、前記第１の基準値よりも高い値を有する第２の基準
値と前記出力電圧を比較する比較回路と前記出力電圧が
前記第２の基準値を越えた時、前記比較回路の出力によ
り前記ＣｄＳを開放するフォトカプラとを備えたことを
特徴とする特許請求の範囲第１項記載の交直変換装置。
（４）交流電源を入力とする全波整流器の出力にリアク
タ、整流素子、コンデンサを順次直列に接続し、前記リ
アクタと前記整流素子間に一端が接続され、他端が、前
記全波整流器の負側出力に接続されたスイッチング素子
を設け、前記コンデンサの両端間電圧を出力電圧として
負荷に供給し、この出力電圧と第１の基準値との差に応
じて光出力が変化するフォトダイオードと、このフォト
ダイオードの光出力により抵抗値が変化するＣｄＳから
なるフォトＣｄＳカプラを設け、入力交流波形を入力と
し、前記ＣｄＳの抵抗値に応じて増巾率が変化する増巾
器を設け、この増巾器出力を基準電流波形とし、この基
準電流波形に基づいて前記スイツチング素子の導通を制
御する交直変換装置において、前記第１の基準値よりも
低い値を有する第３の基準値と前記出力電圧を比較する
比較回路と前記出力電圧が前記第３の基準値よりも低下
した時、前記比較回路の出力により前記増巾器の増巾器
を増加させるフォトカプラとを設けたことを特徴とする
交直変換装置。