JPS6312013A - Restart method for data processing equipment - Google Patents
Restart method for data processing equipmentInfo
- Publication number
- JPS6312013A JPS6312013A JP61286292A JP28629286A JPS6312013A JP S6312013 A JPS6312013 A JP S6312013A JP 61286292 A JP61286292 A JP 61286292A JP 28629286 A JP28629286 A JP 28629286A JP S6312013 A JPS6312013 A JP S6312013A
- Authority
- JP
- Japan
- Prior art keywords
- power
- turned
- data processing
- power supply
- service processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置の再起動方式に係り、特に、
データ処理装置の電源投入直後の偶発的な障害の回復率
向上に好適なデータ処理装置の再起動方式に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a restart method of a data processing device, and in particular,
The present invention relates to a method for restarting a data processing device suitable for improving the recovery rate from an accidental failure immediately after the data processing device is powered on.
従来、データ処理装置では、電源投入直後の障害に対し
て、次のような方法により障害の回復を図っている。Conventionally, in data processing apparatuses, the following methods are used to recover from a failure immediately after power is turned on.
第１の方法は、電源投入時のパワーオンリセットでフリ
ップフロップ等がイニシャライズできなかったへめに、
電源投入直後のイニシャルプログラムロード（ＩＰＣ）
中などに障害が発生した場合、パワーオンリセットを再
発行してフリップフロップ等を再度イニシャライズする
ことにより、障害の回復を図るというものである。The first method is for flip-flops that cannot be initialized during the power-on reset when the power is turned on.
Initial program load (IPC) immediately after power-on
If a failure occurs inside the device, the power-on reset is reissued to reinitialize the flip-flops, etc., in order to recover from the failure.
第２の方法は、例えば特開昭５０−４５５３４号公報に
開示されているように、障害が回路を構成する各素子の
電気的特性のバラツキ（特に電圧マージン）による誤動
作に原因すると見做し、再起動の際、電源電圧を変化さ
せて１回路を構成する各素子の正常動作可能なマージン
内に再設定することにより、障害の回復を図るというも
のである。The second method, for example, as disclosed in Japanese Patent Application Laid-Open No. 50-45534, assumes that the failure is caused by malfunction due to variations in the electrical characteristics (particularly voltage margin) of each element constituting the circuit. When the circuit is restarted, the power supply voltage is changed and reset to within a margin that allows each element constituting one circuit to operate normally, thereby attempting to recover from the failure.
上記従来技術においては、電源投入時の過度的な現象（
電源電圧の定常電圧までの変化、各素子の非能動状態か
ら能動状態への変化、各素子自身の発する熱による温度
の変化など）による偶発的な障害、例えばパワーオンリ
セットによるイニシャライズをしていないクロック系や
制御系のフリップフロップの不確定を原因とする障害や
、電源切断中の低温状態で発生する結露による一時的な
回路の接触を原因とする障害などについては配慮されて
いない。In the above conventional technology, a transient phenomenon (
Accidental failures due to changes in the power supply voltage to a steady voltage, changes in each element from an inactive state to an active state, changes in temperature due to heat generated by each element itself, etc.) For example, failure to initialize by power-on reset No consideration is given to failures caused by uncertainties in flip-flops in the clock system or control system, or failures caused by temporary circuit contact due to condensation that occurs in low-temperature conditions while the power is turned off.
一方、データ処理装置で用いる電子部品の集積化は、年
々大規模なものとなっている。この様な回路の高密度化
が進むと、データ処理装置の小形化、高性能化（高速化
）、省電力化（省電流化）と云うメリットが生じる反面
、一般的に集積回路内の個々の素子の信頼性は低下する
。例えば、ノイズマージンの低下、ダイナミックＲＡＭ
のセルの小形化によるソフトエラーに対するマージンの
低下などが挙げられる。このため、前記電源投入時の過
度的な現象による偶発的な障害の対策は重要度を増して
いる。On the other hand, the integration of electronic components used in data processing devices is becoming larger every year. As the density of such circuits increases, the advantages of smaller data processing devices, higher performance (higher speeds), and lower power consumption (lower current consumption) arise. The reliability of the device decreases. For example, reduced noise margin, dynamic RAM
For example, the margin for soft errors is decreasing due to the miniaturization of cells. Therefore, countermeasures against accidental failures due to transient phenomena at the time of power-on are becoming increasingly important.
本発明の目的は、データ処理装置の電源投入直後の上記
偶発的な障害の回復率を向上せしめる再起動方式を提供
することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a restart method that improves the recovery rate from the above-mentioned accidental failures immediately after the data processing apparatus is powered on.
本発明は、ＩＰＬ等を実行するサービスプロセッサを具
備するデータ処理装置において、該データ処理装置のシ
ステム電源の投入と切断を行う電源制御手段に、システ
ムｔ１！源投入時、サービスプロセッサから該プロセッ
サが動作可能であることの報告を受ける手段とを設ける
。The present invention provides a system t1! in a data processing device equipped with a service processor that executes IPL, etc., as a power control means for turning on and off the system power of the data processing device. means for receiving a report from the service processor that the processor is operable when the processor is turned on.
データ処理装置の電源スィッチ等が投入されると、電源
制御手段にてシステム電源の投入を行う。When a power switch or the like of the data processing device is turned on, the power control means turns on the system power.
これにより、サービスプロセッサはＩＰＬ等の動作を開
始する。この時、障害発生によりサービスプロセッサが
動作できないと（または、サービスプロセッサが障害を
検出すると）、サービスプロセッサから電源制御手段へ
動作可能であることの報告がこない、この時、電源制御
手段はシステム電源の切断・再投入を実行する。As a result, the service processor starts operations such as IPL. At this time, if the service processor cannot operate due to a failure (or if the service processor detects a failure), the service processor does not report to the power control means that it is operational. Execute disconnection and re-input.
電源投入直後に発生する障害は、電源投入時の過度的な
現象によることが多く、電源を投入したまＮのリトライ
では回復不能となるケースが多い。Failures that occur immediately after power-on are often due to transient phenomena at the time of power-on, and are often unrecoverable by N retries while the power is turned on.
しかし、この種の障害は、電源を再投入、するとはゾ回
復するものである。電源制御手段の上記作用により、該
電源投入時のインターミツテント障害ははゾ１００％回
復する。However, this type of failure can be easily recovered by turning the power back on. Due to the above-mentioned action of the power supply control means, the intermittent failure at the time of power-on is completely recovered.
以下、本発明の一実施例について図面を用いて説明する
。An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明によるデータ処理装置の一実施例のブロ
ック図を示す、なお、本実施例では本発明に関係のある
部分のみ示している。FIG. 1 shows a block diagram of an embodiment of a data processing apparatus according to the present invention. In this embodiment, only parts related to the present invention are shown.
第１図において、データ処理装置１は、中央処理装置２
、サービスプロセッサ３、第１の電源装置７、第２の電
源装置８、第１の電源装置制御部６にて構成される。サ
ービスプロセッサ３はマイクロプロセッサ４と制御記憶
５にて構成される。In FIG. 1, a data processing device 1 is a central processing device 2.
, a service processor 3, a first power supply 7, a second power supply 8, and a first power supply control section 6. The service processor 3 is composed of a microprocessor 4 and a control memory 5.
第１の電源装置７は電源供給範囲９に電源を供給するた
めのものであり、電源装置制御部６により制御線１３に
て電源の投入、切断の制御を受けている。第２の電源装
置８は電源供給範囲１０に電源を供給するためのもので
あり、これは常時、電源の供給を行っている。この電源
装置８は例えば電池やコンデンサ電源で構成される。マ
イクロプロセッサ４と電源装置制御部６は、サービスプ
ロセッサ３の動作可能であることの報告用に、ＳｖＰ
ＲＥＡＤＹ報告線１１にて接続されている。The first power supply device 7 is for supplying power to the power supply range 9, and is controlled to be turned on and off by the power supply device control section 6 via a control line 13. The second power supply device 8 is for supplying power to the power supply range 10, and is constantly supplying power. This power supply device 8 is composed of, for example, a battery or a capacitor power supply. The microprocessor 4 and the power supply controller 6 use SvP to report that the service processor 3 is operational.
They are connected via a READY report line 11.
さらに、電源装置制御部６は、電源投入スイッチ１２と
接続されている。Further, the power supply controller 6 is connected to a power-on switch 12 .
第２図は電源装置制御部６の構成例を示す、こＮで、電
源装置制御部６は一定時間検出力つンタ２１、電源切断
・再投入ステータス作成回路２３、電源投入・切断制御
回路２４及び、サービスプロセッサ３からの動作可能報
告により、一定時間検出力ウンタ２１からの一定時間検
出・報告を抑１ヒするアンドゲート（一定時間検出抑止
手段）２２にて構成される。FIG. 2 shows an example of the configuration of the power supply control unit 6. In this N, the power supply control unit 6 includes a fixed time detection force sensor 21, a power off/restart status creation circuit 23, and a power on/off control circuit 24. It also includes an AND gate (fixed time detection suppressing means) 22 that suppresses detection and reporting from the detection power counter 21 for a fixed time based on the operable report from the service processor 3.
次に、本実施例の動作について第１図と第２図により説
明する。電源スィッチ１２の投入により、電源装置制御
部６では、第１の電源装置７へ、電源投入・切断制御回
路２４により制御線１３を介して電源の投入指示を行う
と共に、一定時間検出カウンタ２１のスタートを行う、
、電源装置７により電源供給範囲９に電源が供給される
と、サービスプロセッサ３では、マイクロプロセッサ４
が制御記憶５のマイクロプログラムに従って動作を開始
し、中央処理装置２に対してイニシャルマイクロプログ
ラムロード（ＩＰＬ）等を実行し、さらに電源装置制御
部６に対しては、ＳＶＰ ＲＥＡＤＹ報告線１１によ
り当該サービスプロセッサ３が動作可能であることの報
告を行う。この時、サービスプロセッサ３に障害が発生
したり、サービスプロセッサ３がＩＰＬ異常等の障害を
検出した場合、該サービスプロセッサ３から電源装置制
御部６へ、サービスプロセッサ３が動作可能であること
の報告ができないか、あるいは、報告されなくなる。電
源装置制御部６では、電源装［７の投入をしてから一定
時間内にＳＶＰ ＲＥＡＤＹ報告線１１により動作可
能であることの報告を受けなければ、一定時間検出力ウ
ンタ２１のカウントオーバーによりアンドゲート２２を
介して、電源切断・再投入ステータス作成回路２３が起
動され、電源投入・切断制御回路２４により電源装置７
の切断と再投入を行い、障害の回復を図る。この場合、
電源投入・切断制御回路２４は、電源切断・再投入ステ
ータス作成回路２３のステータスに従い、例えば電源を
切断して後、一定の時間を経過して再投入を行う。Next, the operation of this embodiment will be explained with reference to FIGS. 1 and 2. When the power switch 12 is turned on, the power supply control unit 6 instructs the first power supply 7 to turn on the power via the control line 13 by the power on/off control circuit 24, and also sets the detection counter 21 for a certain period of time. make a start,
, when power is supplied to the power supply range 9 by the power supply device 7, the service processor 3
starts operating according to the microprogram in the control memory 5, executes initial microprogram load (IPL) etc. to the central processing unit 2, and also sends the relevant information to the power supply control unit 6 via the SVP READY report line 11. Reports that the service processor 3 is operational. At this time, if a failure occurs in the service processor 3 or if the service processor 3 detects a failure such as an IPL abnormality, the service processor 3 reports to the power supply control unit 6 that the service processor 3 is operational. or will not be reported. If the power supply control unit 6 does not receive a report from the SVP READY report line 11 indicating that it is operational within a certain period of time after the power supply unit [7 is turned on, the power supply control unit 6 will wait until the detection power counter 21 has counted over for a certain period of time. The power-off/re-on status creation circuit 23 is activated via the gate 22, and the power-on/off control circuit 24 activates the power supply device 7.
Try to recover from the failure by disconnecting and reconnecting the power. in this case,
The power on/off control circuit 24 turns on the power again after a certain period of time elapses after turning off the power, for example, according to the status of the power off/on again status creation circuit 23 .
以上が第１図及び第２図の実施例の動作であるが、本実
施例の構成では、障害の回復が不可能な場合、電源の切
断・再投入を無限に繰り返す可能性がある。第３図に、
これを防止するための電源装置制御部６の他の実施例を
示す。即ち、第３図は第２図の構成にレジスタ２５を付
加して予め一定値を設定しておき、アンドゲート２２の
出力で該レジスタ２５の内容を−１していき、その値が
零になった時、電源切断・再投入ステータス作成回路２
３の動作を止めて、電源の切断・再投入を一定回数以上
は実行できないようにしたものである。The above is the operation of the embodiment shown in FIGS. 1 and 2. However, in the configuration of this embodiment, if recovery from a failure is impossible, there is a possibility that the power is turned off and turned on again indefinitely. In Figure 3,
Another embodiment of the power supply control unit 6 for preventing this will be shown. That is, in FIG. 3, a register 25 is added to the configuration of FIG. 2, a constant value is set in advance, and the content of the register 25 is decreased by 1 by the output of the AND gate 22 until the value becomes zero. Power-off/re-on status creation circuit 2 when
3 is stopped and the power cannot be turned off and turned on again more than a certain number of times.
第４図は電源装置制御部６のさらに他の実施例を示した
ものである。即ち、これは電源装置制御部６をマイクロ
プロセッサ３１と制御記憶３２にて構成し、第２図や第
３図の動作をマイクロプログラム制御で実現するもので
ある。FIG. 4 shows still another embodiment of the power supply controller 6. In FIG. That is, the power supply control section 6 is configured with a microprocessor 31 and a control memory 32, and the operations shown in FIGS. 2 and 3 are realized by microprogram control.
第５図に第４ＩＡの動作フローチャートを示す。FIG. 5 shows an operation flowchart of the fourth IA.
電源スィッチ１２が投入されると、マイクロプロセッサ
３１は制御記憶３２のマイクロプログラムに従い、電源
の切断・再投入実行回数カウント値ＡとＳＶＰ ＲＥ
ＡＤＹ待ちカウント値Ｂを零に初期設定した後、制御線
１３を介して第１の電源装置７へ電源の投入指示を行う
、そして、５ｖＰＲＥＡＤＹ報告線１１の状態をチェッ
クして。When the power switch 12 is turned on, the microprocessor 31 follows the microprogram in the control memory 32 and stores the count value A of the number of times the power is turned off and turned on again, and the SVP RE.
After initializing the ADY wait count value B to zero, a power-on instruction is given to the first power supply device 7 via the control line 13, and the state of the 5vPREADY report line 11 is checked.
サービスプロセッサ３が動作可能であるかどうか判定し
、動作可能であれば該起動処理を正常終了とする。サー
ビスプロセッサ３が動作不可能であれば、ＳＶＰ Ｒ
ＥＡＤＹ待ちカウント値Ｂを＋１していき、該カウント
値がＳＶＰ ＲＥＡＤＹ待ち最大カウント数ｍに達す
る前に、サービスプロセッサ３が動作可能になると、や
はり該起動処理を正常終了とする。It is determined whether the service processor 3 is operable, and if it is operable, the startup process is terminated normally. If service processor 3 is inoperable, SVP R
The EADY wait count value B is incremented by 1, and if the service processor 3 becomes operational before the count value reaches the SVP READY wait maximum count number m, the startup processing is also terminated normally.
一方、ＳＶＰ ＲＥＡＤＹ待ちカウント値Ｂが最大カ
ウント数ｍに達しても、サービスプロセッサ３が動作不
可能であると、電源の切断・再投入実行回数カウント値
Ａを＋１し、また、５ｖＰＲＥＡＤＹ（？（Ｂをゼロク
リアした後、電源装置７の切断と再投入を行い、障害の
回復を図る。サービスプロセッサ３が動作を回復しない
間、該電源の切断と再投入を繰り返し実行し、その実行
回数カウント値Ａが最大実行回数ｎに達してもサービス
プロセッサ３が動作不可能の場合は、永久障害と判断し
て該起動処理を異常終了とする。On the other hand, even if the SVP READY wait count value B reaches the maximum count number m, if the service processor 3 is inoperable, the power-off/re-on execution count value A is incremented by 1, and 5vPREADY(?( After clearing B to zero, the power supply device 7 is turned off and then turned on again to recover from the failure.While the service processor 3 does not recover its operation, the power supply is repeatedly turned off and turned on again, and the execution count value is If the service processor 3 is inoperable even after A reaches the maximum number of executions n, it is determined that a permanent failure has occurred and the startup process is abnormally terminated.
次に、本発明の他の実施例について説明する。Next, other embodiments of the present invention will be described.
第６図は本発明の他の実施例のブロック図である。第６
図において、データ処理装置１０１は電源袋ｆｉ１０２
，１０３．イニシャル・マイクロプログラムロード制御
部１０４、電源切断回路１０５、刻時回路アダプタ１０
６．刻時回路１０７、時刻検出回路１０８及び電源投入
回路１０９よりなり、イニシャル・マイクロプログラム
ロード制御部１０４が第１図のサービスプロセッサ３に
対応する。１１０は電源装置１０２により電源が供給さ
れる範囲を示す、同様に、１１１は電源装置１０３によ
り電源を供給される範囲を示すが、′１１を源装置１０
３は常に電源供給状態にあるものとする。なお、データ
処理装置１０１内の第６図に示されていない要素は電源
供給範囲１１０に含まれているものとする。FIG. 6 is a block diagram of another embodiment of the invention. 6th
In the figure, the data processing device 101 is a power supply bag fi102.
, 103. Initial microprogram load control section 104, power cutoff circuit 105, clock circuit adapter 10
6. The initial microprogram load control section 104, which is composed of a clock circuit 107, a time detection circuit 108, and a power supply circuit 109, corresponds to the service processor 3 in FIG. Reference numeral 110 indicates a range to which power is supplied by the power supply device 102. Similarly, 111 indicates a range to which power is supplied by the power supply device 103.
3 is always in a power supply state. It is assumed that elements within the data processing device 101 that are not shown in FIG. 6 are included in the power supply range 110.
イニシャル・マイクロプログラムロード制御部１０４は
、刻時回路アダプタ１０６を介すことにより、刻時回路
１０７へ任意の数値を設定する。The initial microprogram load control unit 104 sets an arbitrary value to the clock circuit 107 via the clock circuit adapter 106.
刻時回路１０７が一定時刻を刻時したことを時刻検出回
路１０８が検出すると、電源投入回路１０９は電源装置
１０２の電源を投入する。一方、イニシャル・マイクロ
プログラムロード制御部１０４の指示により、電源切断
回路１０５は、電源装置１０２の電源を切断する働きを
する。When the time detection circuit 108 detects that the clock circuit 107 has clocked a predetermined time, the power supply circuit 109 powers on the power supply device 102 . On the other hand, the power cutoff circuit 105 functions to cut off the power to the power supply device 102 according to instructions from the initial microprogram load control unit 104 .
次に、第６図の実施例の動作について第８図のフローチ
ャートに従って説明する。Next, the operation of the embodiment shown in FIG. 6 will be explained according to the flowchart shown in FIG.
データ処理装置１０１の電源が投入されると、イニシャ
ル・マイクロプログラムロード制御部１０４の管理にて
イニシャル・マイクロプログラムロードが実行される。When the data processing device 101 is powered on, an initial microprogram load is executed under the control of the initial microprogram load control unit 104.
イニシャル・マイクロプログラムロードが成功した場合
、起動処理は終了する。成功しなかった場合は、イニシ
ャル・マイクロプログラムロード制御部１０４により、
再度、イニシャル・マイクロプログラムロードを行う（
リトライ動作）。二Ｎで、あらかじめ定めたｎ回とも不
成功となると、イニシャル・マイクロプログラムロード
制御部１０４は、刻時回路アダプタ１０６を介して刻時
回路１０７へ電源投入時刻を設定すると共に、電源切断
回路１０５へ電源切断指示を出し、電源装置１０２の電
源を切断する。If the initial microprogram load is successful, the startup process ends. If it is not successful, the initial microprogram load control unit 104
Perform the initial microprogram load again (
retry behavior). 2N, if the predetermined n times are unsuccessful, the initial microprogram load control unit 104 sets the power-on time to the clock circuit 107 via the clock circuit adapter 106, and also sets the power-on time to the clock circuit 107 via the clock circuit adapter 106. A power-off instruction is issued to the power supply device 102, and the power to the power supply device 102 is turned off.
これにより、電源供給範囲１１１で示す要素以外は電源
切断状態となる。As a result, elements other than those shown in the power supply range 111 are powered off.
一方、電源Ｍ［１０３により常に電源供給状態にある刻
時回路１０７は刻時を続け、設定時刻となると、信号を
出力する。これを時刻検出回路１０８が検出し、電源投
入回路１０９により電源袋［１０２の電源を投入する。On the other hand, the clock circuit 107, which is always supplied with power by the power source M[103, continues to clock, and outputs a signal when the set time is reached. The time detection circuit 108 detects this, and the power supply circuit 109 turns on the power to the power bag [102].
これによりイニシャル・マイクロプログラムロード制御
部１０４により再びイニシャル・マイクロプログラムロ
ードが実行される。As a result, the initial microprogram load control unit 104 executes the initial microprogram load again.
第７図は本発明のさらに他の実施例を示すブロック図で
、第６図の構成に記憶回路制御部１１２と記憶回路１１
３を付は加えたものである。イニシャル・マイクロプロ
グラムロード制御部１０４は、記憶回路制御部１１２を
介して記憶回路１１３のデータをアクセスする。記憶回
路１１３は、電源装置１０３より常にｆＩｔ源を供給さ
れるため。FIG. 7 is a block diagram showing still another embodiment of the present invention, in which the configuration of FIG.
3 is added. The initial microprogram load control section 104 accesses data in the storage circuit 113 via the storage circuit control section 112. This is because the memory circuit 113 is always supplied with the fIt source from the power supply device 103.
その記憶データは常に保存される。The stored data is always saved.
第６図の実施例では、第８図フローチャートに示すよう
に、理論上はイニシャル・マイクロプログラムロードが
成功するまで、無制限に起動処理が繰り返されることに
なる。これを避けるため。In the embodiment of FIG. 6, as shown in the flowchart of FIG. 8, the startup process is theoretically repeated indefinitely until the initial microprogram load is successful. To avoid this.
第７図の実施例では、電源投入毎にイニシャル・マイク
ロプログラムロード制御部１０４が記憶回路制御部１１
２を介して記憶回路１１３をアクセスしてその内容（電
源切断回数）を更新し、該記憶回路１１３がある値にな
ると、起動処理を異常終了とするものである。この場合
のフローチャートを第９図に示す。In the embodiment shown in FIG. 7, the initial microprogram load control section 104 loads the memory circuit control section 11 every time the power is turned on.
2, the memory circuit 113 is accessed and its contents (number of power-offs) are updated, and when the memory circuit 113 reaches a certain value, the startup process is abnormally terminated. A flowchart in this case is shown in FIG.
本発明によれば、現在および将来、半導体のセル面積の
小形化によるエラーレイトの増大に対しても、より不安
定な領域での再試行および広い領域の再試行を可能とし
、データ処理装置の起動時に発生する偶発的な障害の回
復等を大幅に向上できるので、システムの大幅な信頼性
の向上が図れるという効果がある。According to the present invention, even if the error rate increases due to the miniaturization of semiconductor cell areas now and in the future, it is possible to retry in a more unstable area and retry in a wider area, and to improve the performance of data processing equipment. Since recovery from accidental failures that occur during startup can be greatly improved, the reliability of the system can be significantly improved.
第１図は本発明によるデータ処理装置の一実施例のブロ
ック図、第２図及び第３図は第１図における電源装置制
御部の構成例を示す図、第４図は第１図における電源装
置制御部の他の構成例を示す図、第５図は第４図の動作
を説明するためのフローチャート、第６図及び第７図は
本発明の他の実施例のブロック図、第８図は第６図の動
作を説明するためのフローチャート、第９図は第７図の
動作を説明するためのフローチャートである。
１・・・データ処理装置、 ２・・・中央処理装置、３
・・・サービスプロセッサ、 ４・・・マイクロプロセ
ッサ、 ５・・・制御記憶、 ６・・・電源装置制御部
、 ７，８・・・電源装置、 ９，１０・・・電源供給
筒１１Ｊ１．１１・ＳＶＰ ＲＥＡＤＹ線、１２・・
・電源スィッチ、 １３・・・電源制御線、１０１・
・・データ処理装置、
１０２．１０３・・・電源装置。
１０４・・・イニシャル・マイクロプログラムロード制
御部、 １０５・・・電源切断回路。
１０６・・・刻時回路アダプタ。
１０７・・・刻時回路、 １０８・・・時刻検出回路
、１０９・・・電源投入回路、
１１０．１１１・・・電源供給範囲。
１１２・・・記憶回路制御部、 エ１３・・・記憶回路
。
第 ２ 図
第３図
しＪFIG. 1 is a block diagram of an embodiment of a data processing device according to the present invention, FIGS. 2 and 3 are diagrams showing an example of the configuration of the power supply control section in FIG. 1, and FIG. FIG. 5 is a flow chart for explaining the operation of FIG. 4; FIG. 6 and FIG. 7 are block diagrams of other embodiments of the present invention; FIG. is a flowchart for explaining the operation of FIG. 6, and FIG. 9 is a flowchart for explaining the operation of FIG. 7. 1... Data processing device, 2... Central processing unit, 3
. . . Service processor, 4 .・SVP READY line, 12...
・Power switch, 13...Power control line, 101・
...Data processing device, 102.103...Power supply device. 104... Initial microprogram load control unit, 105... Power cutoff circuit. 106... Clock circuit adapter. 107... Clock circuit, 108... Time detection circuit, 109... Power supply circuit, 110.111... Power supply range. 112...Storage circuit control unit, E13...Storage circuit. Figure 2 Figure 3
Claims (4)
セッサと前記システム電源の投入と切断を制御する電源
制御部とを具備してなるデータ処理装置において、前記
電源制御部は、システム電源を投入した後、前記サービ
スプロセッサから該プロセッサが動作可能であることの
報告を受ける手段を有し、システム電源投入後、前記サ
ービスプロセッサから動作可能であることの報告がない
と、システム電源を切断し、再投入して再起動を行うこ
とを特徴とするデータ処理装置の再起動方式。(1) In a data processing device comprising a service processor that operates by supplying system power and a power control unit that controls turning on and off the system power, the power control unit, after turning on the system power, The processor has means for receiving a report from the service processor that the processor is operational, and if there is no report from the service processor that the processor is operational after the system power is turned on, the system power is turned off and then turned on again. A method for restarting a data processing device, characterized in that the restart is performed by restarting the data processing device.
よりイニシャルプログラムロードを実行し、その異常を
検出すると、前記電源制御部に対する動作可能であるこ
との報告がなされないことを特徴とする特許請求の範囲
第１項記載のデータ処理装置の再起動方式。(2) The service processor executes an initial program load when the system power is turned on, and when an abnormality is detected, the service processor does not report that it is operable to the power supply control unit. A method for restarting a data processing device according to item 1.
間経過を検出する手段を含み、システム電源投入から所
定時間内に上記動作可能の報告がないことにより、シス
テム電源の切断と再投入を行うことを特徴とする特許請
求の範囲第１項もしくは第２項記載のデータ処理装置の
再起動方式。(3) The power control unit includes means for detecting the elapse of a predetermined period of time after the system power is turned on, and turns off and turns on the system power if there is no report that the system is operable within a predetermined period of time after the system power is turned on. A method for restarting a data processing apparatus according to claim 1 or 2, characterized in that:
断から一定時間経過して行うことを特徴とする特許請求
の範囲第１項、第２項もしくは第３項記載のデータ処理
装置の再起動方式。(4) Restarting the data processing apparatus according to claim 1, 2, or 3, wherein the system power is turned on again after a certain period of time has elapsed since the system power was turned off. method.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4839686 | 1986-03-07 | ||
| JP61-48396 | 1986-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6312013A true JPS6312013A (en) | 1988-01-19 |
| JPH0471208B2 JPH0471208B2 (en) | 1992-11-13 |
Family
ID=12802135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61286292A Granted JPS6312013A (en) | 1986-03-07 | 1986-12-01 | Restart method for data processing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312013A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647213A (en) * | 1987-06-30 | 1989-01-11 | Fujitsu Ltd | Power source application control system |
| JP2001265549A (en) * | 2000-03-15 | 2001-09-28 | Toshiba Tec Corp | Image forming apparatus, image forming system, and data updating method for image forming system |
| JP2010129020A (en) * | 2008-12-01 | 2010-06-10 | Ricoh Co Ltd | Information processing apparatus, and method and program of the same |
| US11287864B2 (en) | 2019-04-01 | 2022-03-29 | Casio Computer Co., Ltd. | Power supply circuit with switch for connection of a DC power supply to a power supply unit based on sensed temperature |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5438030A (en) * | 1977-08-30 | 1979-03-22 | Iseki & Co Ltd | Automotive transmission |
| JPS58195968A (en) * | 1982-05-12 | 1983-11-15 | Hitachi Ltd | Re-execution controlling system |
-
1986
- 1986-12-01 JP JP61286292A patent/JPS6312013A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5438030A (en) * | 1977-08-30 | 1979-03-22 | Iseki & Co Ltd | Automotive transmission |
| JPS58195968A (en) * | 1982-05-12 | 1983-11-15 | Hitachi Ltd | Re-execution controlling system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647213A (en) * | 1987-06-30 | 1989-01-11 | Fujitsu Ltd | Power source application control system |
| JP2001265549A (en) * | 2000-03-15 | 2001-09-28 | Toshiba Tec Corp | Image forming apparatus, image forming system, and data updating method for image forming system |
| JP2010129020A (en) * | 2008-12-01 | 2010-06-10 | Ricoh Co Ltd | Information processing apparatus, and method and program of the same |
| US11287864B2 (en) | 2019-04-01 | 2022-03-29 | Casio Computer Co., Ltd. | Power supply circuit with switch for connection of a DC power supply to a power supply unit based on sensed temperature |
| US11662789B2 (en) | 2019-04-01 | 2023-05-30 | Casio Computer Co., Ltd. | Power supply circuit with switch for connection of a DC power supply to a power supply unit based on sensed temperature |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0471208B2 (en) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345583A (en) | Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state | |
| JP3224153B2 (en) | Improved data protection system and data protection method | |
| JP2012069032A (en) | Information processor | |
| US20010042198A1 (en) | Method for recovering from computer system lockup condition | |
| JP4873073B2 (en) | Information processing apparatus and failure recovery method for information processing apparatus | |
| CN105389525A (en) | Management method and system for blade server | |
| JPS6312013A (en) | Restart method for data processing equipment | |
| CN112783354A (en) | Control method, device and equipment of touch device and storage medium | |
| CN101739315A (en) | System and method for automatically starting backup firmware | |
| CN113312198B (en) | System and method for monitoring and recovering heterogeneous components | |
| JPWO2014112039A1 (en) | Information processing apparatus, information processing apparatus control method, and information processing apparatus control program | |
| JP3231561B2 (en) | Backup memory control method | |
| JPH10105422A (en) | Protection device control circuit | |
| JPH11259340A (en) | Reactivation control circuit for computer | |
| CN112380083B (en) | A method and system for testing the stability of BMC active/standby switching | |
| WO2022228012A1 (en) | Exception handling method, apparatus and system, and electronic device | |
| US10921875B2 (en) | Computer system, operational method for a microcontroller, and computer program product | |
| TWI720615B (en) | Computer device and shutdown and reboot controlling method thereof | |
| JP3487127B2 (en) | Information processing device, product registration device, and program storage medium | |
| CN113032182B (en) | Method and device for abnormal recovery of computer system | |
| JP2004145584A (en) | Disk array device | |
| TW202540850A (en) | Method of a dual bios image processing mechanism | |
| JPH1125007A (en) | Method for storing/recovering backup data | |
| JP2002318643A (en) | Information processing device | |
| CN119902918A (en) | Server fault handling method, storage medium, and electronic device |