JPS6312013A

JPS6312013A - デ−タ処理装置の再起動方式

Info

Publication number: JPS6312013A
Application number: JP61286292A
Authority: JP
Inventors: Kunihiro Takagi; 高木　邦浩; Yasushi Aoki; 泰青木; Hideaki Genma; 英明源馬
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1986-03-07
Filing date: 1986-12-01
Publication date: 1988-01-19
Also published as: JPH0471208B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、データ処理装置の再起動方式に係り、特に、
データ処理装置の電源投入直後の偶発的な障害の回復率
向上に好適なデータ処理装置の再起動方式に関する。

〔従来の技術〕

従来、データ処理装置では、電源投入直後の障害に対し
て、次のような方法により障害の回復を図っている。

第１の方法は、電源投入時のパワーオンリセットでフリ
ップフロップ等がイニシャライズできなかったへめに、
電源投入直後のイニシャルプログラムロード（ＩＰＣ）
中などに障害が発生した場合、パワーオンリセットを再
発行してフリップフロップ等を再度イニシャライズする
ことにより、障害の回復を図るというものである。

第２の方法は、例えば特開昭５０−４５５３４号公報に
開示されているように、障害が回路を構成する各素子の
電気的特性のバラツキ（特に電圧マージン）による誤動
作に原因すると見做し、再起動の際、電源電圧を変化さ
せて１回路を構成する各素子の正常動作可能なマージン
内に再設定することにより、障害の回復を図るというも
のである。

〔発明が解決しようとする問題点〕

上記従来技術においては、電源投入時の過度的な現象（
電源電圧の定常電圧までの変化、各素子の非能動状態か
ら能動状態への変化、各素子自身の発する熱による温度
の変化など）による偶発的な障害、例えばパワーオンリ
セットによるイニシャライズをしていないクロック系や
制御系のフリップフロップの不確定を原因とする障害や
、電源切断中の低温状態で発生する結露による一時的な
回路の接触を原因とする障害などについては配慮されて
いない。

一方、データ処理装置で用いる電子部品の集積化は、年
々大規模なものとなっている。この様な回路の高密度化
が進むと、データ処理装置の小形化、高性能化（高速化
）、省電力化（省電流化）と云うメリットが生じる反面
、一般的に集積回路内の個々の素子の信頼性は低下する
。例えば、ノイズマージンの低下、ダイナミックＲＡＭ
のセルの小形化によるソフトエラーに対するマージンの
低下などが挙げられる。このため、前記電源投入時の過
度的な現象による偶発的な障害の対策は重要度を増して
いる。

本発明の目的は、データ処理装置の電源投入直後の上記
偶発的な障害の回復率を向上せしめる再起動方式を提供
することにある。

〔問題点を解決するための手段〕

本発明は、ＩＰＬ等を実行するサービスプロセッサを具
備するデータ処理装置において、該データ処理装置のシ
ステム電源の投入と切断を行う電源制御手段に、システ
ムｔ１！源投入時、サービスプロセッサから該プロセッ
サが動作可能であることの報告を受ける手段とを設ける
。

〔作　用〕

データ処理装置の電源スィッチ等が投入されると、電源
制御手段にてシステム電源の投入を行う。

これにより、サービスプロセッサはＩＰＬ等の動作を開
始する。この時、障害発生によりサービスプロセッサが
動作できないと（または、サービスプロセッサが障害を
検出すると）、サービスプロセッサから電源制御手段へ
動作可能であることの報告がこない、この時、電源制御
手段はシステム電源の切断・再投入を実行する。

電源投入直後に発生する障害は、電源投入時の過度的な
現象によることが多く、電源を投入したまＮのリトライ
では回復不能となるケースが多い。

しかし、この種の障害は、電源を再投入、するとはゾ回
復するものである。電源制御手段の上記作用により、該
電源投入時のインターミツテント障害ははゾ１００％回
復する。

〔実施例〕

以下、本発明の一実施例について図面を用いて説明する
。

第１図は本発明によるデータ処理装置の一実施例のブロ
ック図を示す、なお、本実施例では本発明に関係のある
部分のみ示している。

第１図において、データ処理装置１は、中央処理装置２
、サービスプロセッサ３、第１の電源装置７、第２の電
源装置８、第１の電源装置制御部６にて構成される。サ
ービスプロセッサ３はマイクロプロセッサ４と制御記憶
５にて構成される。

第１の電源装置７は電源供給範囲９に電源を供給するた
めのものであり、電源装置制御部６により制御線１３に
て電源の投入、切断の制御を受けている。第２の電源装
置８は電源供給範囲１０に電源を供給するためのもので
あり、これは常時、電源の供給を行っている。この電源
装置８は例えば電池やコンデンサ電源で構成される。マ
イクロプロセッサ４と電源装置制御部６は、サービスプ
ロセッサ３の動作可能であることの報告用に、ＳｖＰ　
　ＲＥＡＤＹ報告線１１にて接続されている。

さらに、電源装置制御部６は、電源投入スイッチ１２と
接続されている。

第２図は電源装置制御部６の構成例を示す、こＮで、電
源装置制御部６は一定時間検出力つンタ２１、電源切断
・再投入ステータス作成回路２３、電源投入・切断制御
回路２４及び、サービスプロセッサ３からの動作可能報
告により、一定時間検出力ウンタ２１からの一定時間検
出・報告を抑１ヒするアンドゲート（一定時間検出抑止
手段）２２にて構成される。

次に、本実施例の動作について第１図と第２図により説
明する。電源スィッチ１２の投入により、電源装置制御
部６では、第１の電源装置７へ、電源投入・切断制御回
路２４により制御線１３を介して電源の投入指示を行う
と共に、一定時間検出カウンタ２１のスタートを行う、
、電源装置７により電源供給範囲９に電源が供給される
と、サービスプロセッサ３では、マイクロプロセッサ４
が制御記憶５のマイクロプログラムに従って動作を開始
し、中央処理装置２に対してイニシャルマイクロプログ
ラムロード（ＩＰＬ）等を実行し、さらに電源装置制御
部６に対しては、ＳＶＰ　　ＲＥＡＤＹ報告線１１によ
り当該サービスプロセッサ３が動作可能であることの報
告を行う。この時、サービスプロセッサ３に障害が発生
したり、サービスプロセッサ３がＩＰＬ異常等の障害を
検出した場合、該サービスプロセッサ３から電源装置制
御部６へ、サービスプロセッサ３が動作可能であること
の報告ができないか、あるいは、報告されなくなる。電
源装置制御部６では、電源装［７の投入をしてから一定
時間内にＳＶＰ　　ＲＥＡＤＹ報告線１１により動作可
能であることの報告を受けなければ、一定時間検出力ウ
ンタ２１のカウントオーバーによりアンドゲート２２を
介して、電源切断・再投入ステータス作成回路２３が起
動され、電源投入・切断制御回路２４により電源装置７
の切断と再投入を行い、障害の回復を図る。この場合、
電源投入・切断制御回路２４は、電源切断・再投入ステ
ータス作成回路２３のステータスに従い、例えば電源を
切断して後、一定の時間を経過して再投入を行う。

以上が第１図及び第２図の実施例の動作であるが、本実
施例の構成では、障害の回復が不可能な場合、電源の切
断・再投入を無限に繰り返す可能性がある。第３図に、
これを防止するための電源装置制御部６の他の実施例を
示す。即ち、第３図は第２図の構成にレジスタ２５を付
加して予め一定値を設定しておき、アンドゲート２２の
出力で該レジスタ２５の内容を−１していき、その値が
零になった時、電源切断・再投入ステータス作成回路２
３の動作を止めて、電源の切断・再投入を一定回数以上
は実行できないようにしたものである。

第４図は電源装置制御部６のさらに他の実施例を示した
ものである。即ち、これは電源装置制御部６をマイクロ
プロセッサ３１と制御記憶３２にて構成し、第２図や第
３図の動作をマイクロプログラム制御で実現するもので
ある。

第５図に第４ＩＡの動作フローチャートを示す。

電源スィッチ１２が投入されると、マイクロプロセッサ
３１は制御記憶３２のマイクロプログラムに従い、電源
の切断・再投入実行回数カウント値ＡとＳＶＰ　　ＲＥ
ＡＤＹ待ちカウント値Ｂを零に初期設定した後、制御線
１３を介して第１の電源装置７へ電源の投入指示を行う
、そして、５ｖＰＲＥＡＤＹ報告線１１の状態をチェッ
クして。

サービスプロセッサ３が動作可能であるかどうか判定し
、動作可能であれば該起動処理を正常終了とする。サー
ビスプロセッサ３が動作不可能であれば、ＳＶＰ　　Ｒ
ＥＡＤＹ待ちカウント値Ｂを＋１していき、該カウント
値がＳＶＰ　　ＲＥＡＤＹ待ち最大カウント数ｍに達す
る前に、サービスプロセッサ３が動作可能になると、や
はり該起動処理を正常終了とする。

一方、ＳＶＰ　　ＲＥＡＤＹ待ちカウント値Ｂが最大カ
ウント数ｍに達しても、サービスプロセッサ３が動作不
可能であると、電源の切断・再投入実行回数カウント値
Ａを＋１し、また、５ｖＰＲＥＡＤＹ（？（Ｂをゼロク
リアした後、電源装置７の切断と再投入を行い、障害の
回復を図る。サービスプロセッサ３が動作を回復しない
間、該電源の切断と再投入を繰り返し実行し、その実行
回数カウント値Ａが最大実行回数ｎに達してもサービス
プロセッサ３が動作不可能の場合は、永久障害と判断し
て該起動処理を異常終了とする。

次に、本発明の他の実施例について説明する。

第６図は本発明の他の実施例のブロック図である。第６
図において、データ処理装置１０１は電源袋ｆｉ１０２
，１０３．イニシャル・マイクロプログラムロード制御
部１０４、電源切断回路１０５、刻時回路アダプタ１０
６．刻時回路１０７、時刻検出回路１０８及び電源投入
回路１０９よりなり、イニシャル・マイクロプログラム
ロード制御部１０４が第１図のサービスプロセッサ３に
対応する。１１０は電源装置１０２により電源が供給さ
れる範囲を示す、同様に、１１１は電源装置１０３によ
り電源を供給される範囲を示すが、′１１を源装置１０
３は常に電源供給状態にあるものとする。なお、データ
処理装置１０１内の第６図に示されていない要素は電源
供給範囲１１０に含まれているものとする。

イニシャル・マイクロプログラムロード制御部１０４は
、刻時回路アダプタ１０６を介すことにより、刻時回路
１０７へ任意の数値を設定する。

刻時回路１０７が一定時刻を刻時したことを時刻検出回
路１０８が検出すると、電源投入回路１０９は電源装置
１０２の電源を投入する。一方、イニシャル・マイクロ
プログラムロード制御部１０４の指示により、電源切断
回路１０５は、電源装置１０２の電源を切断する働きを
する。

次に、第６図の実施例の動作について第８図のフローチ
ャートに従って説明する。

データ処理装置１０１の電源が投入されると、イニシャ
ル・マイクロプログラムロード制御部１０４の管理にて
イニシャル・マイクロプログラムロードが実行される。

イニシャル・マイクロプログラムロードが成功した場合
、起動処理は終了する。成功しなかった場合は、イニシ
ャル・マイクロプログラムロード制御部１０４により、
再度、イニシャル・マイクロプログラムロードを行う（
リトライ動作）。二Ｎで、あらかじめ定めたｎ回とも不
成功となると、イニシャル・マイクロプログラムロード
制御部１０４は、刻時回路アダプタ１０６を介して刻時
回路１０７へ電源投入時刻を設定すると共に、電源切断
回路１０５へ電源切断指示を出し、電源装置１０２の電
源を切断する。

これにより、電源供給範囲１１１で示す要素以外は電源
切断状態となる。

一方、電源Ｍ［１０３により常に電源供給状態にある刻
時回路１０７は刻時を続け、設定時刻となると、信号を
出力する。これを時刻検出回路１０８が検出し、電源投
入回路１０９により電源袋［１０２の電源を投入する。

これによりイニシャル・マイクロプログラムロード制御
部１０４により再びイニシャル・マイクロプログラムロ
ードが実行される。

第７図は本発明のさらに他の実施例を示すブロック図で
、第６図の構成に記憶回路制御部１１２と記憶回路１１
３を付は加えたものである。イニシャル・マイクロプロ
グラムロード制御部１０４は、記憶回路制御部１１２を
介して記憶回路１１３のデータをアクセスする。記憶回
路１１３は、電源装置１０３より常にｆＩｔ源を供給さ
れるため。

その記憶データは常に保存される。

第６図の実施例では、第８図フローチャートに示すよう
に、理論上はイニシャル・マイクロプログラムロードが
成功するまで、無制限に起動処理が繰り返されることに
なる。これを避けるため。

第７図の実施例では、電源投入毎にイニシャル・マイク
ロプログラムロード制御部１０４が記憶回路制御部１１
２を介して記憶回路１１３をアクセスしてその内容（電
源切断回数）を更新し、該記憶回路１１３がある値にな
ると、起動処理を異常終了とするものである。この場合
のフローチャートを第９図に示す。

〔発明の効果〕

本発明によれば、現在および将来、半導体のセル面積の
小形化によるエラーレイトの増大に対しても、より不安
定な領域での再試行および広い領域の再試行を可能とし
、データ処理装置の起動時に発生する偶発的な障害の回
復等を大幅に向上できるので、システムの大幅な信頼性
の向上が図れるという効果がある。

【図面の簡単な説明】

第１図は本発明によるデータ処理装置の一実施例のブロ
ック図、第２図及び第３図は第１図における電源装置制
御部の構成例を示す図、第４図は第１図における電源装
置制御部の他の構成例を示す図、第５図は第４図の動作
を説明するためのフローチャート、第６図及び第７図は
本発明の他の実施例のブロック図、第８図は第６図の動
作を説明するためのフローチャート、第９図は第７図の
動作を説明するためのフローチャートである。１・・・データ処理装置、　２・・・中央処理装置、３
・・・サービスプロセッサ、　４・・・マイクロプロセ
ッサ、　５・・・制御記憶、　６・・・電源装置制御部
、　７，８・・・電源装置、　９，１０・・・電源供給
筒１１Ｊ１．１１・ＳＶＰ　　ＲＥＡＤＹ線、１２・・
・電源スィッチ、　　１３・・・電源制御線、１０１・
・・データ処理装置、１０２．１０３・・・電源装置。１０４・・・イニシャル・マイクロプログラムロード制
御部、　　１０５・・・電源切断回路。１０６・・・刻時回路アダプタ。１０７・・・刻時回路、　　１０８・・・時刻検出回路
、１０９・・・電源投入回路、１１０．１１１・・・電源供給範囲。１１２・・・記憶回路制御部、　エ１３・・・記憶回路
。第　　２　　図第３図しＪ

Claims

【特許請求の範囲】

（１）システム電源の供給により動作するサービスプロ
セッサと前記システム電源の投入と切断を制御する電源
制御部とを具備してなるデータ処理装置において、前記
電源制御部は、システム電源を投入した後、前記サービ
スプロセッサから該プロセッサが動作可能であることの
報告を受ける手段を有し、システム電源投入後、前記サ
ービスプロセッサから動作可能であることの報告がない
と、システム電源を切断し、再投入して再起動を行うこ
とを特徴とするデータ処理装置の再起動方式。
（２）前記サービスプロセッサはシステム電源の投入に
よりイニシャルプログラムロードを実行し、その異常を
検出すると、前記電源制御部に対する動作可能であるこ
との報告がなされないことを特徴とする特許請求の範囲
第１項記載のデータ処理装置の再起動方式。
（３）上記電源制御部は、システム電源投入から所定時
間経過を検出する手段を含み、システム電源投入から所
定時間内に上記動作可能の報告がないことにより、シス
テム電源の切断と再投入を行うことを特徴とする特許請
求の範囲第１項もしくは第２項記載のデータ処理装置の
再起動方式。
（４）前記システム電源の再投入は、システム電源の切
断から一定時間経過して行うことを特徴とする特許請求
の範囲第１項、第２項もしくは第３項記載のデータ処理
装置の再起動方式。