JPS63120532A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS63120532A JPS63120532A JP26616686A JP26616686A JPS63120532A JP S63120532 A JPS63120532 A JP S63120532A JP 26616686 A JP26616686 A JP 26616686A JP 26616686 A JP26616686 A JP 26616686A JP S63120532 A JPS63120532 A JP S63120532A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- amplitude
- maximum value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
多値ＱＡＭ或いはＳＳＢ変調のマイクロ波信号などの受
信回路に用いられるＡＧＣ回路であって、入力する受信
搬送波信号の振幅の一定時間内の最大値を記憶するピー
クホールド回路と、その記憶した最大値をサンプルして
次の最大値までホールドするサンプルホールド回路をＩ
ｉえて、高速のマイクロ波信号の振幅成分に歪を与える
ことなく、しかもフェージングなどの信号入力の変動に
対して良好な振幅制御動作を行うＡＧＣ回路。
信回路に用いられるＡＧＣ回路であって、入力する受信
搬送波信号の振幅の一定時間内の最大値を記憶するピー
クホールド回路と、その記憶した最大値をサンプルして
次の最大値までホールドするサンプルホールド回路をＩ
ｉえて、高速のマイクロ波信号の振幅成分に歪を与える
ことなく、しかもフェージングなどの信号入力の変動に
対して良好な振幅制御動作を行うＡＧＣ回路。
本発明は多値ＨＡＭ （直交振幅変調）やＳＳＢ変調
のマイクロ波信号など、信号振幅に伝送情報を含む高速
の搬送波入力信号を可変利得増幅器で増幅して出力搬送
波のレベルを一定値になるように前記増幅器の利得を自
動制御する自動利得制御（ＡＧＣ）回路に関する。
のマイクロ波信号など、信号振幅に伝送情報を含む高速
の搬送波入力信号を可変利得増幅器で増幅して出力搬送
波のレベルを一定値になるように前記増幅器の利得を自
動制御する自動利得制御（ＡＧＣ）回路に関する。
多値ＱＡＭ信号波はｎ値の振幅値を有する高速ディジタ
ル信号であるので、多値ＱＡＭ信号波のＡＧＣ回路とし
ては、応答の時定数が小さく高速で応答して入力搬送波
信号のフェージングなどによる変動に対して一定レベル
の搬送波信号を出力すると同時に信号の振幅成分に歪を
与えることの無いことが望まれている。
ル信号であるので、多値ＱＡＭ信号波のＡＧＣ回路とし
ては、応答の時定数が小さく高速で応答して入力搬送波
信号のフェージングなどによる変動に対して一定レベル
の搬送波信号を出力すると同時に信号の振幅成分に歪を
与えることの無いことが望まれている。
従来のＡＧＣ回路は、第５図のブロック図に示すごとく
、入力搬送波信号Ｅｉｎを可変利得増幅器ＡＧＣＡＭＰ
により増幅して出力搬送波信号Ｅｏｕ ｔを出力する回
路において、出力搬送波信号Ｅ ｏｕｔの一部を時定数
回路ＣＲをもつ検波器ＤＥＴにより検波し、検波器ＯＵ
Ｔの直流検波出力を直流増幅器ＤＣＡＷＰで増幅して前
記可変利得増幅器ＡＧＣＡ？ＩＰに加え可変利得増幅器
ＡＧＣＡＭＰの増幅利得を制御して搬送波出力［！ｏｕ
ｔの振幅を一定にする構成になっている。
、入力搬送波信号Ｅｉｎを可変利得増幅器ＡＧＣＡＭＰ
により増幅して出力搬送波信号Ｅｏｕ ｔを出力する回
路において、出力搬送波信号Ｅ ｏｕｔの一部を時定数
回路ＣＲをもつ検波器ＤＥＴにより検波し、検波器ＯＵ
Ｔの直流検波出力を直流増幅器ＤＣＡＷＰで増幅して前
記可変利得増幅器ＡＧＣＡ？ＩＰに加え可変利得増幅器
ＡＧＣＡＭＰの増幅利得を制御して搬送波出力［！ｏｕ
ｔの振幅を一定にする構成になっている。
第５図の従来のＡＧＣ回路を、真速の多値ＱＡＭマイク
ロ波信号波の受信機などに使用すると、多値ＱＡＭマイ
クロ波信号は伝送情報を振幅と位相の両方により伝送す
るものであるため、伝送される搬送波信号は、振幅値が
一定ではなく変調信号により変化する信号である。
ロ波信号波の受信機などに使用すると、多値ＱＡＭマイ
クロ波信号は伝送情報を振幅と位相の両方により伝送す
るものであるため、伝送される搬送波信号は、振幅値が
一定ではなく変調信号により変化する信号である。
それで、高速の多値ＱＡＭの搬送波信号に応答するため
ＡＧＣ回路の検波器ＤＥＴの時定数ＣＲを小さい値に選
ぶと、ＡＧＣ動作の応答が速くなってＡＧＣ回路の制御
信号が多値［ＩＡＭ信号の振幅変化に追随してしまい、
受信搬送波信号の振幅に歪を生ずる。
ＡＧＣ回路の検波器ＤＥＴの時定数ＣＲを小さい値に選
ぶと、ＡＧＣ動作の応答が速くなってＡＧＣ回路の制御
信号が多値［ＩＡＭ信号の振幅変化に追随してしまい、
受信搬送波信号の振幅に歪を生ずる。
従って、検波器ＤＥＴの時定数ＣＲの値は、伝送信月の
１タイムスロツトの約１０ 倍以上としなければなら
ない。
１タイムスロツトの約１０ 倍以上としなければなら
ない。
時定数ＣＲをこのような大きな値にすると、こんどは、
高速の多値ＱＡＭ信号入力波にＡＧＣ回路の制御動作が
追従出来ないという問題が生じる。
高速の多値ＱＡＭ信号入力波にＡＧＣ回路の制御動作が
追従出来ないという問題が生じる。
上記の従来のＡＧＣ回路の問題点は、第１図の原理ブロ
ック図に示すごとく、可変利得増幅器３の出力搬送波Ｅ
ｏｕ ｔの振幅値の一定時間における最大値を検出して
記憶するピークボールド回路１と、該ピークボールド回
路ｌの直流出力を前記一定時間毎にサンプルしてそのサ
ンプル値を次の最大値がサンプルされて到達するまで保
持するサンプルホールド回路２を設け、該サンプルホー
ルド回路２の保持した直流出力を制御信号として可変利
得増幅器３に加え、その増幅利得を自動制御するように
構成する本発明によって解決される。
ック図に示すごとく、可変利得増幅器３の出力搬送波Ｅ
ｏｕ ｔの振幅値の一定時間における最大値を検出して
記憶するピークボールド回路１と、該ピークボールド回
路ｌの直流出力を前記一定時間毎にサンプルしてそのサ
ンプル値を次の最大値がサンプルされて到達するまで保
持するサンプルホールド回路２を設け、該サンプルホー
ルド回路２の保持した直流出力を制御信号として可変利
得増幅器３に加え、その増幅利得を自動制御するように
構成する本発明によって解決される。
本発明のピークホールド回路１は、可変利得増幅器３の
出力搬送波Ｅｏｕ ｔの振幅の数十〜数百タイムスロッ
トの一定時間内における最大値を検出して記憶し、サン
プルボールド回路２は前記ピークホールド回路１の出力
を同じ数十〜数百タイムスロットの一定時間間隔でサン
プルして、ピークホールド回路１が記憶した信号振幅の
最大値を次のサンプルの最大値が来るまで保持するので
、サンプルボールド回路２の直流出力を制御信号として
可変利得増幅器３に加えると、可変利得増幅器３の利得
は、多値ＱＡＭ信号波のタイムスロット毎の個々の信号
振幅の変化には追随せず、数十〜数百タイムスロット毎
の信号振幅の最大値のみに追従する。
出力搬送波Ｅｏｕ ｔの振幅の数十〜数百タイムスロッ
トの一定時間内における最大値を検出して記憶し、サン
プルボールド回路２は前記ピークホールド回路１の出力
を同じ数十〜数百タイムスロットの一定時間間隔でサン
プルして、ピークホールド回路１が記憶した信号振幅の
最大値を次のサンプルの最大値が来るまで保持するので
、サンプルボールド回路２の直流出力を制御信号として
可変利得増幅器３に加えると、可変利得増幅器３の利得
は、多値ＱＡＭ信号波のタイムスロット毎の個々の信号
振幅の変化には追随せず、数十〜数百タイムスロット毎
の信号振幅の最大値のみに追従する。
したがって、可変利得増幅器３のＡＧＣ動作は高速の多
値ＱＡＭ信号波に対して一定レベルの搬送波信号を出力
する満足なＡＧＣ動作を行い、かつ、高速の受信搬送波
信号の振幅成分に歪を与えるというようなことはなくな
って問題が無くなる。
値ＱＡＭ信号波に対して一定レベルの搬送波信号を出力
する満足なＡＧＣ動作を行い、かつ、高速の受信搬送波
信号の振幅成分に歪を与えるというようなことはなくな
って問題が無くなる。
第２図は本発明の実施例の自動利得制御回路の構成を示
すブロック図で、第３図は本実施例の動作を説明するた
めの波形図、第４図は本実施例の自動利得制御回路のピ
ークホールド回路（図へ）およびサンプルホールド回路
（図Ｂ）の回路図を示す。
すブロック図で、第３図は本実施例の動作を説明するた
めの波形図、第４図は本実施例の自動利得制御回路のピ
ークホールド回路（図へ）およびサンプルホールド回路
（図Ｂ）の回路図を示す。
第２図の可変利得増幅器３の出力搬送波信号Ｅｏｕｔの
一部は、ピークホールド回路１のピーク検波器１１のダ
イオードで検波され、出力搬送波Ｅｏｕ ｔの振幅最大
値に等しい検波直流電圧が抵抗Ｒの両端に得られる。こ
のピーク検波器１１の検波直流出力は電圧ホールド回路
１２の演算増幅器０１’ ＡＭＰＯ＋入力端子に入力さ
れる。
一部は、ピークホールド回路１のピーク検波器１１のダ
イオードで検波され、出力搬送波Ｅｏｕ ｔの振幅最大
値に等しい検波直流電圧が抵抗Ｒの両端に得られる。こ
のピーク検波器１１の検波直流出力は電圧ホールド回路
１２の演算増幅器０１’ ＡＭＰＯ＋入力端子に入力さ
れる。
演算増幅器Ｏｒ’ ＡＭＰの出力は自分の一入力端子に
接続されると同時に、コンデンサＣ１を充電する。
接続されると同時に、コンデンサＣ１を充電する。
コンデンサＣ１は、演算増幅器ＯＰ ＡＭＰの出力の直
流出力により次々と充電されその最大値を保持するが、
コンデンサＣＩの両端に接続されたりセットスイッチＳ
Ｗｏにより、一定時間毎にリセットされる。
流出力により次々と充電されその最大値を保持するが、
コンデンサＣＩの両端に接続されたりセットスイッチＳ
Ｗｏにより、一定時間毎にリセットされる。
このコンデンサＣＩのり七ソト動作は、第３図へに示す
如く、ピークボールド回路への一定時間毎の制御信号、
すなわち、数十〜数百タイムスロットの時間毎のりセン
トパルスによって行われるので、コンデンサＣ１の充電
電圧は、数十〜数百タイムスロットにおける搬送波信号
出力Ｅｏｕｔの最大値を示すことになる。
如く、ピークボールド回路への一定時間毎の制御信号、
すなわち、数十〜数百タイムスロットの時間毎のりセン
トパルスによって行われるので、コンデンサＣ１の充電
電圧は、数十〜数百タイムスロットにおける搬送波信号
出力Ｅｏｕｔの最大値を示すことになる。
このコンデンサＣ１の充電電圧、すなわち、ピークボー
ルド回路１の出力電圧Ｖｏｕｔ １は、次のサンプルホ
ールド回路２のサンプリング回路２１の演算増幅器ＡＭ
Ｐ−１の十入力端子に入力され、そのＡＦＩＰ−１の出
力がサンプリング用のオン・スイッチ５Ｗ−１を介して
電圧ホールド回路２２のコンデンサＣ２を充電する。Ａ
ＭＰ−１の出力は、また、電圧ホールド回路２２の演算
増幅器ＡＭＰ−２の十入力端子に入力される。
ルド回路１の出力電圧Ｖｏｕｔ １は、次のサンプルホ
ールド回路２のサンプリング回路２１の演算増幅器ＡＭ
Ｐ−１の十入力端子に入力され、そのＡＦＩＰ−１の出
力がサンプリング用のオン・スイッチ５Ｗ−１を介して
電圧ホールド回路２２のコンデンサＣ２を充電する。Ａ
ＭＰ−１の出力は、また、電圧ホールド回路２２の演算
増幅器ＡＭＰ−２の十入力端子に入力される。
演算増幅器ＡＭＰ−２の出力電圧Ｖｏｕｔ ２は自分の
一入力端子に接続されると同時に、サンプリング回路２
１の抵抗Ｒ１と抵抗Ｒ２の直列抵抗回路を介して演算増
幅器ＡＭＰ−１の一入力端子に入力される。
一入力端子に接続されると同時に、サンプリング回路２
１の抵抗Ｒ１と抵抗Ｒ２の直列抵抗回路を介して演算増
幅器ＡＭＰ−１の一入力端子に入力される。
また、直列抵抗回路の抵抗Ｒ１とＲ２の接続点は、サン
プリンゲス用のオフ・スイッチ５Ｗ−２を介してオン・
スイッチ舖−１の入力側に接続される。 サンプリンゲ
ス用のオン・スイッチ５Ｗ−１とオフ・スイッチ５Ｗ−
２は、第４図Ｂに示す如きサンプルホールド回路制御の
サンプリングパルスによって駆動されるが、サンプリン
グパルスの周期は前記ピークホールド回路のリセットパ
ルスの周期と同じで、ピークホールド回路１の出力電圧
Ｖｏｕｔ １が、数十〜数百タイムスロットの一定時間
毎にサンプリングされてコンデンサＣ２を充電し直流電
圧として保持される。
プリンゲス用のオフ・スイッチ５Ｗ−２を介してオン・
スイッチ舖−１の入力側に接続される。 サンプリンゲ
ス用のオン・スイッチ５Ｗ−１とオフ・スイッチ５Ｗ−
２は、第４図Ｂに示す如きサンプルホールド回路制御の
サンプリングパルスによって駆動されるが、サンプリン
グパルスの周期は前記ピークホールド回路のリセットパ
ルスの周期と同じで、ピークホールド回路１の出力電圧
Ｖｏｕｔ １が、数十〜数百タイムスロットの一定時間
毎にサンプリングされてコンデンサＣ２を充電し直流電
圧として保持される。
コンデンサＣ２に保持された直流電圧は、演ｑ４増幅器
ＡにＰ−２の出力端より直流出力Ｖｏｕｔ ２として出
力され、可変利得増幅器３にＡＧＣの制御信号として加
えられ増幅器３の利得を制御してへＧＣ動作を行う。
ＡにＰ−２の出力端より直流出力Ｖｏｕｔ ２として出
力され、可変利得増幅器３にＡＧＣの制御信号として加
えられ増幅器３の利得を制御してへＧＣ動作を行う。
本実施例のＡＧＣ回路の可変利得増幅器３の制御信号Ｖ
ｏｕｔ２は、ＡＧＣ回路の出力搬送波信号Ｅｏｕｔの振
幅の数十〜数百タイムスロット間における最大値である
直流電圧Ｖｏｕｔ １を、同じ周期の数十〜数百タイム
スロットの一定時間毎にサンプリングしたサンプル値な
ので、本実施例のＡＧＣ回路の制御信号となる直流出力
Ｖｏｕ ｔ２は、従来のＡＧＣ回路と比較して応答時間
が１／１００以下の高速の応答が得られ、フェージング
などによる入力信号レベルの変化に追従して満足なＡＧ
Ｃ動作をする。一方、制御信号Ｖｏｕ ｔ２は入力搬送
波信号Ｅｉｎのタイムスロット毎の個々の振幅変化には
追従しないので、多値０ΔＨ信号波などの振幅成分に歪
を与えることはなく、高速の多値ＱＡＭやＳＳＢ変調の
マイクロ波信号のＡＧＣ回路として従来例におけるよう
な振幅歪の問題は無い。
ｏｕｔ２は、ＡＧＣ回路の出力搬送波信号Ｅｏｕｔの振
幅の数十〜数百タイムスロット間における最大値である
直流電圧Ｖｏｕｔ １を、同じ周期の数十〜数百タイム
スロットの一定時間毎にサンプリングしたサンプル値な
ので、本実施例のＡＧＣ回路の制御信号となる直流出力
Ｖｏｕ ｔ２は、従来のＡＧＣ回路と比較して応答時間
が１／１００以下の高速の応答が得られ、フェージング
などによる入力信号レベルの変化に追従して満足なＡＧ
Ｃ動作をする。一方、制御信号Ｖｏｕ ｔ２は入力搬送
波信号Ｅｉｎのタイムスロット毎の個々の振幅変化には
追従しないので、多値０ΔＨ信号波などの振幅成分に歪
を与えることはなく、高速の多値ＱＡＭやＳＳＢ変調の
マイクロ波信号のＡＧＣ回路として従来例におけるよう
な振幅歪の問題は無い。
以上説明した如く、本発明によれば、従来のＡＧＣ回路
の１／１００以下の応答時間で入力レベル変動に高速応
答できて、かつ、多値ＱＡＭやＳＳＢ変調のマイクロ波
信号の振幅成分に悪い影響を与えない良好な自動利得制
御回路が得られる効果がある。
の１／１００以下の応答時間で入力レベル変動に高速応
答できて、かつ、多値ＱＡＭやＳＳＢ変調のマイクロ波
信号の振幅成分に悪い影響を与えない良好な自動利得制
御回路が得られる効果がある。
また、ＳＳＢ変調信号波のＡＧＣ回路として使用する場
合には、従来例において必要としていたパイロット信号
の挿入、分岐回路が不要となり、回路の簡素化に役立つ
効果も得られる。
合には、従来例において必要としていたパイロット信号
の挿入、分岐回路が不要となり、回路の簡素化に役立つ
効果も得られる。
第１図は本発明の自動利得制御回路の構成を示す原理ブ
ロック図、 第２図は本発明の実施例の自動利得制御回路の構成を示
すブロック図、 第３図は本発明の実施例の自動利得制御回路の動作を説
明するための波形図、 第４図は本発明の実施例の自動利得制御回路のピークボ
ールド回路とサンプルホールド回路の回路図、 第５図は従来例の自動利得制御回路の構成を示すブロッ
ク図である。 第１図、第２図において、 １はピークホールド回路、 １１はピーク検波器、１２は電圧ホールド回路、２はサ
ンプルホールド回路、 ２１はサンプリング回路、２２は電圧ホールド回路であ
る。 早 １ 口
ロック図、 第２図は本発明の実施例の自動利得制御回路の構成を示
すブロック図、 第３図は本発明の実施例の自動利得制御回路の動作を説
明するための波形図、 第４図は本発明の実施例の自動利得制御回路のピークボ
ールド回路とサンプルホールド回路の回路図、 第５図は従来例の自動利得制御回路の構成を示すブロッ
ク図である。 第１図、第２図において、 １はピークホールド回路、 １１はピーク検波器、１２は電圧ホールド回路、２はサ
ンプルホールド回路、 ２１はサンプリング回路、２２は電圧ホールド回路であ
る。 早 １ 口
Claims (1)
- 入力搬送波信号を増幅して出力搬送波信号を出力する増
幅利得可変の増幅器（３）と、前記増幅器（３）の出力
搬送波信号の振幅値の一定時間における最大値を記憶し
て出力するピークホールド回路（１）と、該ピークホー
ルド回路（１）の出力を前記一定時間毎にサンプルして
保持するサンプルホールド回路（２）から成り、該サン
プルホールド回路（２）の出力を制御信号として前記増
幅器（３）の増幅利得を自動制御するようにしたことを
特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26616686A JPS63120532A (ja) | 1986-11-07 | 1986-11-07 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26616686A JPS63120532A (ja) | 1986-11-07 | 1986-11-07 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63120532A true JPS63120532A (ja) | 1988-05-24 |
| JPH0564893B2 JPH0564893B2 (ja) | 1993-09-16 |
Family
ID=17427190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26616686A Granted JPS63120532A (ja) | 1986-11-07 | 1986-11-07 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63120532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5203016A (en) * | 1990-06-28 | 1993-04-13 | Harris Corporation | Signal quality-dependent adaptive recursive integrator |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57181236A (en) * | 1981-04-30 | 1982-11-08 | Fujitsu Ltd | Waveform amplification detecting system |
-
1986
- 1986-11-07 JP JP26616686A patent/JPS63120532A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57181236A (en) * | 1981-04-30 | 1982-11-08 | Fujitsu Ltd | Waveform amplification detecting system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5203016A (en) * | 1990-06-28 | 1993-04-13 | Harris Corporation | Signal quality-dependent adaptive recursive integrator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0564893B2 (ja) | 1993-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0580089A1 (en) | Receiver for optical signals, with a preamplifier providing dc-offset correction, and a dual mode transimpedance amplifier | |
| US5212814A (en) | Automatic output power controller | |
| KR900005705A (ko) | 디지탈 자동이득 제어장치 | |
| US5081653A (en) | Automatic gain control circuit for multilevel duobinary AM/PSK modulated signals | |
| US4479052A (en) | Avalanche photo-diode bias circuit | |
| CA2258020A1 (en) | Envelope detector including sample-and-hold circuit controlled by preceding carrier pulse peak(s) | |
| JPH04358443A (ja) | 光受信器 | |
| EP1150422B1 (en) | Adaptive compensation for carrier signal phase distortion | |
| EP0470286B1 (en) | Signal receiver with level detection | |
| US4263555A (en) | Signal detection system | |
| US5838731A (en) | Burst-mode digital receiver | |
| JPH04156704A (ja) | 線形電力増幅回路 | |
| HUT59267A (en) | Method and arrangement for centralization of train of signals for data-processing | |
| JP3576874B2 (ja) | バースト伝送対応光受信器 | |
| US6529565B1 (en) | Circuit for detecting a center error to correct same | |
| US4039951A (en) | Method and apparatus for digitally controlling an amplitude modulated pulse envelope on an rf signal | |
| JPH0564893B2 (ja) | ||
| US3560648A (en) | Sampled data automatic gain control circuit | |
| US5712475A (en) | Light receiving circuit with variable threshold circuit | |
| JPH01286655A (ja) | 光受信回路 | |
| US6225864B1 (en) | RF amplifier having a dual slope phase modulator | |
| JPH07231307A (ja) | 光パルス受信回路 | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| JP3036263B2 (ja) | Ａｇｃ回路 | |
| JPS6223224A (ja) | デイジタル中継器用直流再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |