JPS63122136A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS63122136A JPS63122136A JP61267518A JP26751886A JPS63122136A JP S63122136 A JPS63122136 A JP S63122136A JP 61267518 A JP61267518 A JP 61267518A JP 26751886 A JP26751886 A JP 26751886A JP S63122136 A JPS63122136 A JP S63122136A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wiring
- metal
- measurement
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、集積回路に係り、特に電子ビームＬＳＩテス
タ（以下ＥＢテスタと称す）による内部特性評価を容易
にした集積回路に関する。
タ（以下ＥＢテスタと称す）による内部特性評価を容易
にした集積回路に関する。
従来のＥＢテスタによる集積回路の内部特性の評価は、
特別な集積回路（例えば製品開発段階に於けるＴＥＧ）
を除いて、第２図に示す如く。
特別な集積回路（例えば製品開発段階に於けるＴＥＧ）
を除いて、第２図に示す如く。
Ｓｉ酸化物等の保護膜１を介して、測定すべき金属配線
２（ポリＳｉ等の導電材であることもあるがここでは以
後これらを代表に金屑と称する）に電子ビーム３を照射
して行っていた。ここで、７は基板のＳｉで、６は基板
７上に形成された層間絶縁である。この方法では、金属
配線２の電位Ｖは、第３図に示す如く、電子ビーム３と
金属配線２間に形成される静電容量Ｃと、電子ビーム３
の照射により生じる２次電子の検出抵抗ＲとのＣＲ時定
数をもって測定される。（例えば、日本学術振興会発行
、荷電粒子ビームの工業への応用第１３２委員会、′第
８２研究会資料”Ｐｐ２０〜２５．昭和５７年１０月）
。
２（ポリＳｉ等の導電材であることもあるがここでは以
後これらを代表に金屑と称する）に電子ビーム３を照射
して行っていた。ここで、７は基板のＳｉで、６は基板
７上に形成された層間絶縁である。この方法では、金属
配線２の電位Ｖは、第３図に示す如く、電子ビーム３と
金属配線２間に形成される静電容量Ｃと、電子ビーム３
の照射により生じる２次電子の検出抵抗ＲとのＣＲ時定
数をもって測定される。（例えば、日本学術振興会発行
、荷電粒子ビームの工業への応用第１３２委員会、′第
８２研究会資料”Ｐｐ２０〜２５．昭和５７年１０月）
。
この方式で、交流成分のみを対象とする場合には、大き
な問題は生じない。ところが、集積回路の特性評価では
、直流成分の測定が非常に重要である。そこで、保護膜
１を集束イオンビームでエツチングし、金属配線２を露
出させる方法等が考えられている。しかし、いまだ実用
的に利用されていないのが現状である。その理由の第１
は、保護膜１に厚さ以上の大きな開孔をあける必要があ
り、このような開孔を堀るのに長時間を必要とする。第
２は、開孔が深くなると２次電子が出ずらくなりＳ／Ｎ
比が低下する、ことである。
な問題は生じない。ところが、集積回路の特性評価では
、直流成分の測定が非常に重要である。そこで、保護膜
１を集束イオンビームでエツチングし、金属配線２を露
出させる方法等が考えられている。しかし、いまだ実用
的に利用されていないのが現状である。その理由の第１
は、保護膜１に厚さ以上の大きな開孔をあける必要があ
り、このような開孔を堀るのに長時間を必要とする。第
２は、開孔が深くなると２次電子が出ずらくなりＳ／Ｎ
比が低下する、ことである。
この問題は保護膜１ばかりでなく、多層配線の集積回路
では形層の配線が同様の状況となる。
では形層の配線が同様の状況となる。
以上、述べた如く、従来の集積回路では、ＥＢテスタで
その内部特性を評価する４合、保護膜あるいは層間絶縁
膜の存在がネックになっていた。
その内部特性を評価する４合、保護膜あるいは層間絶縁
膜の存在がネックになっていた。
本発明の目的は、保護膜下の配線の電位をＥＢテスタを
用いて容易に測定可能にした集積回路を提供することに
ある。
用いて容易に測定可能にした集積回路を提供することに
ある。
本発明は、直流電位をも測定できるようにするため、第
１図に示すように保護膜１下の金属配線２の上方に開孔
５をもった測定用の金属端子４を設けたことにある。測
定時には、この間孔部にＧａ等の集束した金属イオンビ
ームを照射し、測定する金属配６１と測定用金属端子４
との間に感電性を生じさせ、金属配線４上で金属配線２
の電位ｖｔｉ−測定するものである。
１図に示すように保護膜１下の金属配線２の上方に開孔
５をもった測定用の金属端子４を設けたことにある。測
定時には、この間孔部にＧａ等の集束した金属イオンビ
ームを照射し、測定する金属配６１と測定用金属端子４
との間に感電性を生じさせ、金属配線４上で金属配線２
の電位ｖｔｉ−測定するものである。
Ｇａ等の金属イオンを絶縁物に照射すると、絶縁物がエ
ツチングされると同時に、イオンの照射された部分（第
４図の斜線部８）に導電性が生じることが知られている
０本発明はこれを利用し、ＥＢテスタによる測定を容易
に行なえるようにした事に特徴がある。
ツチングされると同時に、イオンの照射された部分（第
４図の斜線部８）に導電性が生じることが知られている
０本発明はこれを利用し、ＥＢテスタによる測定を容易
に行なえるようにした事に特徴がある。
以上述べたごとく、予め、開孔をもった測定用端子を用
意しておくことにより、容易にイオンエツチングする箇
所を探すことができる上に、金属配線をエツチングする
必要がなく、シかも直流電位をも測定できるようになる
。
意しておくことにより、容易にイオンエツチングする箇
所を探すことができる上に、金属配線をエツチングする
必要がなく、シかも直流電位をも測定できるようになる
。
以下本発明の一実施例を第５図により説明する。
第５図は、第２図の金属配線２上に保護膜１を介して、
ＥＢ測定用の金属端子４を設けている。
ＥＢ測定用の金属端子４を設けている。
更に第６図に平面図を示しているが、ＥＢテスタで観測
すべき金属配線２を覆うようにＥＢ測定用の金属端子４
を形成している。そして、このＥＢ測定用金属端子４の
開孔５内にＧａイオンを照射し、下部との導電性を作る
。開孔５を設けであるため、エツチングすべき箇所が明
確であり、また金属端子４をもエツチングすることに比
較すると処理時間が短縮される。上述の導電処理後、Ｅ
Ｂ測定用金属端子４にＥＢを照射し測定する。
すべき金属配線２を覆うようにＥＢ測定用の金属端子４
を形成している。そして、このＥＢ測定用金属端子４の
開孔５内にＧａイオンを照射し、下部との導電性を作る
。開孔５を設けであるため、エツチングすべき箇所が明
確であり、また金属端子４をもエツチングすることに比
較すると処理時間が短縮される。上述の導電処理後、Ｅ
Ｂ測定用金属端子４にＥＢを照射し測定する。
第７図、第８図は他の実施例で、より微細な配線に本発
明を適用した例である。第８図の平面図かられかるよう
にＥＢ測定用金ＢＩ端子４の金属配線２から外に出て、
測定箇所が容易に探せるような大きさになっている。但
し、開孔５は金属配線２の上方にある。
明を適用した例である。第８図の平面図かられかるよう
にＥＢ測定用金ＢＩ端子４の金属配線２から外に出て、
測定箇所が容易に探せるような大きさになっている。但
し、開孔５は金属配線２の上方にある。
第９図は、他の実施例の平面図である。複数本の金属端
子２−１〜２−４を対象としたもので、複数本に跨って
ＥＢ測定用金属端子４が設けられ、金属配線２−１〜２
−４に対応した位置に開孔５−１〜５−４が設けられて
いる。どの開孔を選んでイオンを照射するかで測定すべ
き配線を選択する。また、複数個の開孔にイオンを照射
することにより、配線間をショート状態にし、しかも測
定端子とすることができる。
子２−１〜２−４を対象としたもので、複数本に跨って
ＥＢ測定用金属端子４が設けられ、金属配線２−１〜２
−４に対応した位置に開孔５−１〜５−４が設けられて
いる。どの開孔を選んでイオンを照射するかで測定すべ
き配線を選択する。また、複数個の開孔にイオンを照射
することにより、配線間をショート状態にし、しかも測
定端子とすることができる。
以上は、最上層に適用した例を示したが、多層配線の場
合には、第１０図に示すように、第２層目配線の際に、
測定用金属端子を同時に用意することも出来る０図中２
，２′は金属配線で回路を形成している。この場合には
、最上層の保護膜をはぐ、または、保護膜を形成しない
状態で測定する。この方法の特徴は保護膜上に金属端子
を作るのに較べて、プロセス工程が少ない特徴がある。
合には、第１０図に示すように、第２層目配線の際に、
測定用金属端子を同時に用意することも出来る０図中２
，２′は金属配線で回路を形成している。この場合には
、最上層の保護膜をはぐ、または、保護膜を形成しない
状態で測定する。この方法の特徴は保護膜上に金属端子
を作るのに較べて、プロセス工程が少ない特徴がある。
さらに本実施例として円孔を示したが、正方形。
長方形等にしてもよいことは当然であり、この形状によ
って下層絶縁膜の厚さ、材質等を表示するようにすれば
、穴あけ加工等の条件設定に好都合となる。
って下層絶縁膜の厚さ、材質等を表示するようにすれば
、穴あけ加工等の条件設定に好都合となる。
本発明によれば、保護膜下の配線の電位を高精度にＥＢ
テスタを用いて測定できるので次の効果がある。保護膜
付の集積回路すなわち製品レベルの集積回路、または多
層配線の下層の配線を含めた全回路の高精度の内部特性
評価がＥＢテスタを用いて可能となる。また、例えば論
理大規模集積回路に本回路を適用しＥＢテスタを用いて
非破壊的かつ高精度に内部動作特性を評価することが可
能となる。これによりラッチ回路等、論理大規模集積回
路の動作余裕度を決める主要各論環ゲートの出力信号を
測定することにより、設計の良否の確認が容易にかつ高
精度に行うことができるようになる。その結果、動作の
安定な高速論理大規模集積回路の提供が可能になる。更
に、製品化後の誤動作の原因究明等も本発明によ九ば容
易に行うことが可能になる。
テスタを用いて測定できるので次の効果がある。保護膜
付の集積回路すなわち製品レベルの集積回路、または多
層配線の下層の配線を含めた全回路の高精度の内部特性
評価がＥＢテスタを用いて可能となる。また、例えば論
理大規模集積回路に本回路を適用しＥＢテスタを用いて
非破壊的かつ高精度に内部動作特性を評価することが可
能となる。これによりラッチ回路等、論理大規模集積回
路の動作余裕度を決める主要各論環ゲートの出力信号を
測定することにより、設計の良否の確認が容易にかつ高
精度に行うことができるようになる。その結果、動作の
安定な高速論理大規模集積回路の提供が可能になる。更
に、製品化後の誤動作の原因究明等も本発明によ九ば容
易に行うことが可能になる。
更に、メモリに於しても、メモリセル等の駆動波形のＥ
Ｂテスタの観測が容易となるため、設計検査及び不良解
析等を容易になし得る。
Ｂテスタの観測が容易となるため、設計検査及び不良解
析等を容易になし得る。
また、本発明によれば、測定すべき配線の選び出しが容
易となることは明らかであり、測定能率の向上も図れる
。
易となることは明らかであり、測定能率の向上も図れる
。
第１図は本発明の基本構成を示す集積回路の部分断面図
、第２図は従来の集積回路の部分断面図、第３図は、Ｅ
Ｂテスト時の測定系の等価回路図、第４図は本発明の一
実施例の集積回路にイオン照射した後の断面図、第５図
、第６図は本発明の一実施例の集積回路の断面図と平面
図、第７図、第８図は本発明の他の実施例の微細配線に
適用した場合の断面図と平面図、第９図は、本発明のさ
らに他の実施例の複数本の金属配線に適用した例を示す
平面図、第１０図は二層配線の集積回路に適用した実施
例を示す断面図である。 ｌ・・・保護膜、２・・・金属配線、４・・・測定用金
属端子、！・・・イシ６謹頑 第 ３ 図 第 、５ 日 第 ６１２Ｉ
、第２図は従来の集積回路の部分断面図、第３図は、Ｅ
Ｂテスト時の測定系の等価回路図、第４図は本発明の一
実施例の集積回路にイオン照射した後の断面図、第５図
、第６図は本発明の一実施例の集積回路の断面図と平面
図、第７図、第８図は本発明の他の実施例の微細配線に
適用した場合の断面図と平面図、第９図は、本発明のさ
らに他の実施例の複数本の金属配線に適用した例を示す
平面図、第１０図は二層配線の集積回路に適用した実施
例を示す断面図である。 ｌ・・・保護膜、２・・・金属配線、４・・・測定用金
属端子、！・・・イシ６謹頑 第 ３ 図 第 、５ 日 第 ６１２Ｉ
Claims (1)
- 【特許請求の範囲】 １、一層あるいは複数層の金属等の配線と該金属等の配
線間あるいは上下にあつて電気的接縁を施す絶縁膜とを
有する集積回路において、絶縁物を介して該金属配線等
の上方に金属等で測定端子を設け、かつ該測定端子上の
下部配線に対応する部分に開孔を設けたことを特徴とす
る集積回路。 ２、測定用端子が複数個の下層配線に跨り、該下層配線
に対応した位置に開孔を設けたことを特徴とする特許請
求の範囲第１項記載の集積回路。 ３、測定端子に設けた開孔の形状を下層にある絶縁層の
材質、厚さなどの情報を表示するように選定したことを
特徴とする特許請求の範囲第１項記載の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267518A JPS63122136A (ja) | 1986-11-12 | 1986-11-12 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267518A JPS63122136A (ja) | 1986-11-12 | 1986-11-12 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63122136A true JPS63122136A (ja) | 1988-05-26 |
Family
ID=17445950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61267518A Pending JPS63122136A (ja) | 1986-11-12 | 1986-11-12 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63122136A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142825A (ja) * | 1986-12-05 | 1988-06-15 | Seiko Instr & Electronics Ltd | Ｉｃ動作評価補助方法 |
| DE10343083A1 (de) * | 2003-09-17 | 2005-04-14 | Infineon Technologies Ag | Transistor-Halbleiterbauteil |
-
1986
- 1986-11-12 JP JP61267518A patent/JPS63122136A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142825A (ja) * | 1986-12-05 | 1988-06-15 | Seiko Instr & Electronics Ltd | Ｉｃ動作評価補助方法 |
| DE10343083A1 (de) * | 2003-09-17 | 2005-04-14 | Infineon Technologies Ag | Transistor-Halbleiterbauteil |
| DE10343083B4 (de) * | 2003-09-17 | 2006-03-23 | Infineon Technologies Ag | Transistor-Halbleiterbauteil |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0005762B1 (de) | Verfahren zum Einprägen einer Spannung mit einem Elektronenstrahl | |
| US5159752A (en) | Scanning electron microscope based parametric testing method and apparatus | |
| EP0196475B1 (en) | Noncontact testing of integrated circuits | |
| US4978908A (en) | Scanning electron microscope based parametric testing method and apparatus | |
| US4786864A (en) | Photon assisted tunneling testing of passivated integrated circuits | |
| CN107993953A (zh) | 一种精确定位电迁移测试中空洞位置的方法 | |
| JP3219147B2 (ja) | コンタクト不良箇所特定方法 | |
| JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
| JPS6041726Y2 (ja) | 半導体集積回路装置 | |
| JP2000150599A (ja) | 半導体装置の配線構造 | |
| Gajda | Techniques in failure analysis of MOS devices | |
| JPH0725725Y2 (ja) | 高密度マイクロパッド | |
| JP2010192521A (ja) | 半導体装置の製造方法及びｔｅｇ素子 | |
| CN115692232A (zh) | 半导体测试结构及测试方法 | |
| JPS60189953A (ja) | 集積回路 | |
| JPH04290242A (ja) | 半導体素子の検査方法 | |
| JPH08236593A (ja) | 半導体基板上における配線状態の評価方法 | |
| Satyanarayana | RELIABILITY EVALUATION OF MICROELECTRONIC DEVICES | |
| JPS61220350A (ja) | 絶縁性薄膜のピンホ−ル検査方法 | |
| JPS6167238A (ja) | 半導体装置 | |
| JPS61292334A (ja) | 半導体装置の検査方法 | |
| JPS6257255B2 (ja) | ||
| JPS63304638A (ja) | 半導体集積回路の検査方法 | |
| JPH10242226A (ja) | 半導体装置 | |
| JPH06112287A (ja) | 集積回路試験装置 |