JPS6312298B2 - - Google Patents
Info
- Publication number
- JPS6312298B2 JPS6312298B2 JP57231561A JP23156182A JPS6312298B2 JP S6312298 B2 JPS6312298 B2 JP S6312298B2 JP 57231561 A JP57231561 A JP 57231561A JP 23156182 A JP23156182 A JP 23156182A JP S6312298 B2 JPS6312298 B2 JP S6312298B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- byte
- comparison
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
産業上の利用分野
本発明は、データ中に混在する情報交換用符号
と情報交換用漢字符号とを識別する文字コード識
別回路に関するものである。 従来例の構成とその問題点 従来、情報交換用として使用されていた標準的
な符号はASCコードやJISコードのような８ビ
ツト、すなわち１バイトコードであつたため、情
報交換用符号を含むデータの処理は１バイト単位
の単一的な処理となつていたが、日本語情報処理
が普及してくると従来使用しなかつた漢字やひら
がなをコード化しなければならず、従来の１バイ
トコードでは全てをコード化できないため、情報
交換用漢字符号のように２バイト単位でコード化
されている。従つて、従来の１バイト単位の単一
的な処理が１バイト単位の情報交換用符号と２バ
イト単位の情報交換用漢字符号が混在する複雑な
処理となつてきており、日本語情報処理を実現す
る上で２種類の符号系が混在する複雑な処理はプ
ログラム作成上大きな負担となつていた。 発明の目的 本発明は以上のような従来の問題点を解決する
ためになされたもので、データバス上の混在する
情報交換用符号と情報交換用漢字符号とを識別す
ることにより２種類の符号系が混在する複雑な処
理を簡明かつ高速にする文字コード識別回路を提
供することを目的とする。 発明の構成 この目的を達成するために本発明は、データバ
ス上のデータをラツチできるデータレジスタと、
比較データを格納しておく第１レジスタ及び第２
レジスタと、データレジスタのデータと第１レジ
スタ及び第２レジスタのデータとをそれぞれ比較
する第１比較回路及び第２比較回路を有し、デー
タレジスタのデータと第１レジスタ及び第２レジ
スタのデータをそれぞれ第１比較回路及び第２比
較回路で比較し、それぞれの比較結果とデータレ
ジスタのデータ値から文字コードの識別を制御回
路により行ない、その識別結果をフラツグレジス
タに格納するものであり、フラツグレジスタを参
照するだけで識別結果を知ることができるように
したものである。 実施例の説明 以下に本発明の実施例について図面を参照しな
がら説明する。図面は本発明の文字コード識別回
路の一実施例を示す文字コード識別回路のブロツ
ク図である。図面において、１は情報交換用符号
や情報交換用漢字符号を含むデータが転送される
８ビツト以上のデータバスであり、２はデータバ
ス１上のデータをラツチできるレジスタである。
レジスタ３とレジスタ４にはレジスタ２でラツチ
されたデータバス１上のデータと比較される比較
データが格納されており、レジスタ２のデータと
レジスタ３及びレジスタ４のデータは比較回路５
及び比較回路６で比較され、２つの比較回路の出
力はANDゲート７に入力され、ANDゲート７の
出力は制御回路８に入力される。制御回路８によ
り識別された結果はフラツグレジスタ９に格納さ
れる。制御回路８にはデータバス１をコントロー
ルするデータバス制御線１０が入力されている。 以上のような構成の文字コード識別回路の実施
例について以下その動作を説明する。 本実施例に適用されるコード体系は以下のよう
になる。 (1) １バイト単位の情報交換用符号はASCコ
ードとJIS8ビツト単位コードとする。 (2) ２バイト単位の情報交換用漢字符号はJIS Ｃ
−6226で定義されたコードを第１バイトが
（80）16進＜第１バイト＜（AO）16進及び
（DF）16進＜第１バイト＜（FF）16進の条件を
満たすようにシフトしたコードとし、第２バイ
トは第１バイトの上記条件を満足するようにシ
フトするコード変換方式により得たコードとす
る。 図において、情報交換用符号や情報交換用漢字
符号を含むデータが転送される８ビツト以上のデ
ータバス１上のデータは、データバス１をコント
ロールするデータバス制御線１０が入力されてい
る制御回路８によりデータバス制御線１０に対応
してレジスタ２にラツチされ、ラツチされたデー
タは比較回路５及び比較回路６及び制御回路８に
入力される。比較回路５ではレジスタ３に格納さ
れているデータ（9F）16進とレジスタ２の第１
バイトデータが比較され、比較回路６ではレジス
タ４に格納されているデータ（EO）16進とレジ
スタ２の第１バイトデータが比較され、比較回路
５及び比較回路６の出力はANDゲート７に入力
され、ANDゲート７の出力は制御回路８に入力
される。制御回路８ではレジスタ２の第１バイト
データの最上位ビツト値とANDゲート７の出力、
すなわち、（9F）16進＜第１バイトデータ＜
（EO）16進なる比較演算の結果により第１表に示
す識別を行い、情報交換用符号の１バイトデータ
かあるいは情報交換用漢字符号の２バイトデータ
かの識別結果をフラツグレジスタ９へ格納する。
第１バイトデータの最上位ビツト値が“０”のも
のは１バイトコードを示すので、ANDゲート７
の出力は第１バイトデータの最上位ビツト値が
“１”のものについて適用される。
と情報交換用漢字符号とを識別する文字コード識
別回路に関するものである。 従来例の構成とその問題点 従来、情報交換用として使用されていた標準的
な符号はASCコードやJISコードのような８ビ
ツト、すなわち１バイトコードであつたため、情
報交換用符号を含むデータの処理は１バイト単位
の単一的な処理となつていたが、日本語情報処理
が普及してくると従来使用しなかつた漢字やひら
がなをコード化しなければならず、従来の１バイ
トコードでは全てをコード化できないため、情報
交換用漢字符号のように２バイト単位でコード化
されている。従つて、従来の１バイト単位の単一
的な処理が１バイト単位の情報交換用符号と２バ
イト単位の情報交換用漢字符号が混在する複雑な
処理となつてきており、日本語情報処理を実現す
る上で２種類の符号系が混在する複雑な処理はプ
ログラム作成上大きな負担となつていた。 発明の目的 本発明は以上のような従来の問題点を解決する
ためになされたもので、データバス上の混在する
情報交換用符号と情報交換用漢字符号とを識別す
ることにより２種類の符号系が混在する複雑な処
理を簡明かつ高速にする文字コード識別回路を提
供することを目的とする。 発明の構成 この目的を達成するために本発明は、データバ
ス上のデータをラツチできるデータレジスタと、
比較データを格納しておく第１レジスタ及び第２
レジスタと、データレジスタのデータと第１レジ
スタ及び第２レジスタのデータとをそれぞれ比較
する第１比較回路及び第２比較回路を有し、デー
タレジスタのデータと第１レジスタ及び第２レジ
スタのデータをそれぞれ第１比較回路及び第２比
較回路で比較し、それぞれの比較結果とデータレ
ジスタのデータ値から文字コードの識別を制御回
路により行ない、その識別結果をフラツグレジス
タに格納するものであり、フラツグレジスタを参
照するだけで識別結果を知ることができるように
したものである。 実施例の説明 以下に本発明の実施例について図面を参照しな
がら説明する。図面は本発明の文字コード識別回
路の一実施例を示す文字コード識別回路のブロツ
ク図である。図面において、１は情報交換用符号
や情報交換用漢字符号を含むデータが転送される
８ビツト以上のデータバスであり、２はデータバ
ス１上のデータをラツチできるレジスタである。
レジスタ３とレジスタ４にはレジスタ２でラツチ
されたデータバス１上のデータと比較される比較
データが格納されており、レジスタ２のデータと
レジスタ３及びレジスタ４のデータは比較回路５
及び比較回路６で比較され、２つの比較回路の出
力はANDゲート７に入力され、ANDゲート７の
出力は制御回路８に入力される。制御回路８によ
り識別された結果はフラツグレジスタ９に格納さ
れる。制御回路８にはデータバス１をコントロー
ルするデータバス制御線１０が入力されている。 以上のような構成の文字コード識別回路の実施
例について以下その動作を説明する。 本実施例に適用されるコード体系は以下のよう
になる。 (1) １バイト単位の情報交換用符号はASCコ
ードとJIS8ビツト単位コードとする。 (2) ２バイト単位の情報交換用漢字符号はJIS Ｃ
−6226で定義されたコードを第１バイトが
（80）16進＜第１バイト＜（AO）16進及び
（DF）16進＜第１バイト＜（FF）16進の条件を
満たすようにシフトしたコードとし、第２バイ
トは第１バイトの上記条件を満足するようにシ
フトするコード変換方式により得たコードとす
る。 図において、情報交換用符号や情報交換用漢字
符号を含むデータが転送される８ビツト以上のデ
ータバス１上のデータは、データバス１をコント
ロールするデータバス制御線１０が入力されてい
る制御回路８によりデータバス制御線１０に対応
してレジスタ２にラツチされ、ラツチされたデー
タは比較回路５及び比較回路６及び制御回路８に
入力される。比較回路５ではレジスタ３に格納さ
れているデータ（9F）16進とレジスタ２の第１
バイトデータが比較され、比較回路６ではレジス
タ４に格納されているデータ（EO）16進とレジ
スタ２の第１バイトデータが比較され、比較回路
５及び比較回路６の出力はANDゲート７に入力
され、ANDゲート７の出力は制御回路８に入力
される。制御回路８ではレジスタ２の第１バイト
データの最上位ビツト値とANDゲート７の出力、
すなわち、（9F）16進＜第１バイトデータ＜
（EO）16進なる比較演算の結果により第１表に示
す識別を行い、情報交換用符号の１バイトデータ
かあるいは情報交換用漢字符号の２バイトデータ
かの識別結果をフラツグレジスタ９へ格納する。
第１バイトデータの最上位ビツト値が“０”のも
のは１バイトコードを示すので、ANDゲート７
の出力は第１バイトデータの最上位ビツト値が
“１”のものについて適用される。
【表】
従つて、データバス１を利用して転送されたデ
ータの第１バイトデータが情報交換用符号の１バ
イトデータか、あるいは情報交換用漢字符号の２
バイトデータの第１バイトかをフラツグレジスタ
９を参照するだけで識別可能となり、情報交換用
漢字符号の２バイトデータの第２バイトには影響
されないようになつている。 以上のように本実施例によれば、８ビツト以上
のデータバス上を転送したデータの第１バイトが
情報交換用符号の１バイトデータか、あるいは情
報交換用漢字符号の２バイトデータかをフラツグ
レジスタを参照するだけで識別可能なため、漢字
かなまじりの日本語情報処理を実現する上で２種
類の符合系が混在する複雑な処理が簡明かつ高速
になる利点がある。 発明の効果 以上説明したように本発明は、データバス上を
転送されるデータの第１バイトが情報交換用符号
の１バイトデータか、あるいは情報交換用漢字符
号の２バイトデータかをフラツグレジスタの参照
だけで識別可能なため、漢字かなまじりの日本語
情報処理を実現する上で２種類の符合系が混在す
る複雑な処理が簡明かつ高速になる利点があるば
かりでなく、日本語情報処理を行うプロセツサ内
に本回路を組込むことにより、データをアクセス
した時点で上記識別結果がフラツグにセツトさ
れ、フラツグを判定するだけで上記のような複雑
な処理が簡明かつ高速に行えるプロセツサへ応用
も図れるという効果が得られる。
ータの第１バイトデータが情報交換用符号の１バ
イトデータか、あるいは情報交換用漢字符号の２
バイトデータの第１バイトかをフラツグレジスタ
９を参照するだけで識別可能となり、情報交換用
漢字符号の２バイトデータの第２バイトには影響
されないようになつている。 以上のように本実施例によれば、８ビツト以上
のデータバス上を転送したデータの第１バイトが
情報交換用符号の１バイトデータか、あるいは情
報交換用漢字符号の２バイトデータかをフラツグ
レジスタを参照するだけで識別可能なため、漢字
かなまじりの日本語情報処理を実現する上で２種
類の符合系が混在する複雑な処理が簡明かつ高速
になる利点がある。 発明の効果 以上説明したように本発明は、データバス上を
転送されるデータの第１バイトが情報交換用符号
の１バイトデータか、あるいは情報交換用漢字符
号の２バイトデータかをフラツグレジスタの参照
だけで識別可能なため、漢字かなまじりの日本語
情報処理を実現する上で２種類の符合系が混在す
る複雑な処理が簡明かつ高速になる利点があるば
かりでなく、日本語情報処理を行うプロセツサ内
に本回路を組込むことにより、データをアクセス
した時点で上記識別結果がフラツグにセツトさ
れ、フラツグを判定するだけで上記のような複雑
な処理が簡明かつ高速に行えるプロセツサへ応用
も図れるという効果が得られる。
図は本発明の文字コード識別回路の一実施例を
示すブロツク図である。 １……データバス、２，３，４……レジスタ、
５，６……比較回路、７……ANDゲート、８…
…制御回路、９……フラツグレジスタ、１０……
データバス制御線。
示すブロツク図である。 １……データバス、２，３，４……レジスタ、
５，６……比較回路、７……ANDゲート、８…
…制御回路、９……フラツグレジスタ、１０……
データバス制御線。
Claims (1)
- １ データバスで転送されるデータをラツチでき
るデータレジスタと、前記データレジスタのデー
タと第１の比較データを格納している第１レジス
タのデータとを比較する第１比較回路と、前記デ
ータレジスタのデータと第２の比較データを格納
している第２レジスタのデータとを比較する第２
比較回路と、前記データレジスタのデータが、前
記第１の比較データと前記第２の比較データで指
定された範囲にあるかを示す比較結果と前記デー
タレジスタ内のデータのビツトの値の組み合わせ
により文字コードの識別を判定する制御回路と、
前記制御回路の識別結果を格納するフラツグレジ
スタとを具備したことを特徴とする文字コード識
別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231561A JPS59121431A (ja) | 1982-12-27 | 1982-12-27 | 文字コ−ド識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231561A JPS59121431A (ja) | 1982-12-27 | 1982-12-27 | 文字コ−ド識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121431A JPS59121431A (ja) | 1984-07-13 |
| JPS6312298B2 true JPS6312298B2 (ja) | 1988-03-18 |
Family
ID=16925433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57231561A Granted JPS59121431A (ja) | 1982-12-27 | 1982-12-27 | 文字コ−ド識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121431A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63256458A (ja) * | 1987-04-15 | 1988-10-24 | Omron Tateisi Electronics Co | ハングル文字コード識別方法および装置 |
| KR100297849B1 (ko) * | 1997-08-30 | 2001-09-22 | 이계안 | 엔진 소음 저감 구조 |
| US7444278B2 (en) * | 2004-03-19 | 2008-10-28 | Microsoft Corporation | Method and system for synchronizing the user interface language between a software application and a web site |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56145425A (en) * | 1980-04-15 | 1981-11-12 | Fujitsu Ltd | Different-byte controlling system |
-
1982
- 1982-12-27 JP JP57231561A patent/JPS59121431A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59121431A (ja) | 1984-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608887A (en) | Method of processing data strings | |
| EP0220684A2 (en) | Data processing system | |
| US5063498A (en) | Data processing device with direct memory access function processed as an micro-code vectored interrupt | |
| JPS6312298B2 (ja) | ||
| EP0658849A2 (en) | System and method for improving 3270 data stream performance | |
| JPS6273347A (ja) | アドレス変換装置 | |
| JPS59191646A (ja) | デ−タ処理方式 | |
| JPH0376508B2 (ja) | ||
| JP3096382B2 (ja) | Ｄｍａ回路 | |
| JPH03276357A (ja) | ｉ／ｏアドレス変換方式 | |
| JP2629040B2 (ja) | 日本語処理システム | |
| JPS57157370A (en) | Dot extraction processing system in closed loop | |
| JPS5563439A (en) | Instruction control system for direct data bit | |
| JPH04302B2 (ja) | ||
| JPH0128976B2 (ja) | ||
| JPS5852720A (ja) | コ−ド識別方法 | |
| JPS59218535A (ja) | 端末装置の処理方式 | |
| JPS583052A (ja) | 連想プロセツサ装置 | |
| JPS567152A (en) | Address stopping system for arithmetic process system | |
| JPH04271444A (ja) | データ処理装置 | |
| JPS5972511A (ja) | 一般コ−ドによる特殊コ−ド入力装置 | |
| EP0376255A2 (en) | Method and apparatus for controlling branching | |
| JPS62259158A (ja) | 割込み要求回路 | |
| JPS6242305B2 (ja) | ||
| JPS55112661A (en) | Memory control unit |