JPH04302B2 - - Google Patents
Info
- Publication number
- JPH04302B2 JPH04302B2 JP1470685A JP1470685A JPH04302B2 JP H04302 B2 JPH04302 B2 JP H04302B2 JP 1470685 A JP1470685 A JP 1470685A JP 1470685 A JP1470685 A JP 1470685A JP H04302 B2 JPH04302 B2 JP H04302B2
- Authority
- JP
- Japan
- Prior art keywords
- operand
- edit
- editing
- read
- digit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
〔産業上の利用分野〕
本発明は、編集処理（以下、EDITと云う）命
令の実行機構を備えたデータ処理装置における
EDIT命令の実行制御方式に関する。 最近の計算機システムの蓄しい進歩に伴つて、
各種の分野において、データを計算機で処理する
ことが多くなつているが、それぞれの分野でのデ
ータの処理量の増大化に伴つて、該データを処理
する計算機システムの処理能力の向上が期待され
るようになつてきた。 このような状況において、特に事務計算の分野
においては、例えば、コボルミツクス（COBOL
MIX）等によつて、該計算機システムで使用さ
れる命令の使用頻度を見ると、EDIT命令の占め
る比率が、例えば10％程度と大きく、多少ハード
ウエアを追加しても、当該EDIT命令の処理効率
を向上させることにより、計算機システム全体の
スループツトを向上させたいと云う要求が強くな
つてきた。 〔従来の技術〕 計算機システム、特に事務用計算機システムで
使用されるEDIT命令は、例えば、10進数で表現
されるソースデジツトをプリントアウトする際、
特定のフオーマツトに変換する時等に使用される
もので、その命令形式はSS型で示される。即ち、
令の実行機構を備えたデータ処理装置における
EDIT命令の実行制御方式に関する。 最近の計算機システムの蓄しい進歩に伴つて、
各種の分野において、データを計算機で処理する
ことが多くなつているが、それぞれの分野でのデ
ータの処理量の増大化に伴つて、該データを処理
する計算機システムの処理能力の向上が期待され
るようになつてきた。 このような状況において、特に事務計算の分野
においては、例えば、コボルミツクス（COBOL
MIX）等によつて、該計算機システムで使用さ
れる命令の使用頻度を見ると、EDIT命令の占め
る比率が、例えば10％程度と大きく、多少ハード
ウエアを追加しても、当該EDIT命令の処理効率
を向上させることにより、計算機システム全体の
スループツトを向上させたいと云う要求が強くな
つてきた。 〔従来の技術〕 計算機システム、特に事務用計算機システムで
使用されるEDIT命令は、例えば、10進数で表現
されるソースデジツトをプリントアウトする際、
特定のフオーマツトに変換する時等に使用される
もので、その命令形式はSS型で示される。即ち、
この目的は、編集内容を指示する…達成され
る。」を「この目的は、データレングスＬと、オ
ペランド１（OP1）と、オペランド２（OP2）とか
ら構成され、上記オペランド１（OP1）で編集パ
ターン文字を指示し、上記オペランド２（OP2）
でソースデジツトを指示し、上記データレングス
Ｌで、上記編集処理に使用するオペランド１
（OP1）のデータ長ｎバイトを指示し、上記オペ
ランド１（OP1）が指示するｎバイトの編集パタ
ーン文字に基づいて、対応するオペランド２
（OP2）が指示するソースデジツトに対して編集
処理を行う編集処理（EDIT）命令の実行機構を
備えたデータ処理装置において、上記オペランド
１（OP1）とオペランド２（OP2）がページクロス
をしているか否かを検出するアドレスチエツク機
構５と、上記オペランド１（OP1）を１バイト読
み出す毎に、ソースデジツトが必要か否かをチエ
ツクして、該ソースデジツトが必要なとき、上記
ソースデジツトを読み出したことを示すフラグビ
ツト（Ｆ−FL）６をセツトする機構とを備え、
上記アドレスチエツク機構５で、該オペランド１
（OP1）とオペランド２（OP2）がページクロスを
していないことが検出されたときは、上記オペラ
ンド１（OP1）の編集内容を指示する編集パター
ン文字を主記憶装置（MSU）１から、上記デー
タレングスＬが指示するｎバイトを読み出し、上
記オペランド１（OP1）の編集パターン文字が指
示する編集処理をｎ回行つた後、上記既に処理さ
れたｎバイトの編集パターン文字について、該編
集処理対象のソースデジツトを読み出したかどう
かを示す上記フラグビツト（Ｆ−FL）６をチエ
ツクし、該ソースデジツトを読み出していないこ
とを検出したときのみ、編集処理結果４を上記主
記憶装置（MSU）１に格納しないで、該オペラ
ンド２（OP2）が指示するソースデジツトの部分
に対するアクセス例外チエツクを、上記アドレス
チエツク機構５で行うように制御する本発明の
EDIT命令実行制御方式によつて達成される。 〔作用〕 即ち、本発明によれば、EDIT命令の実行に際
して、OP1，OP2共にページクロスがなければ、
ソースデジツトに対するアクセス例外チエツクを
行うことなく、編集処理（EDIT）の実行が開始
するようにしたものであるので、該アクセス例外
チエツクの為のオーバヘツドを削減することがで
きる効果がある。 但し、上記、EDIT命令のデータレングスＬが
指示するｎバイト編集処理（EDIT）を実行した
後に、該ソースデジツトをリードしていないこと
をチエツク｛後述のフラグビツト（Ｆ−FL）６
による｝して、該ソースデジツトをリードしてい
ないとき｛即ち、上記フラグビツト（Ｆ−FL）
６が“オフ”のとき｝に限り、該リードしていな
いソースデジツト｛即ち、OP2｝部分に対するア
クセス例外チエツクが必要となるが、上記のｎを
適当な値に設定することにより、チエツクが必要
となる確率を減少させることができる。 〔実施例〕 以下本発明の実施例を図面によつて詳述する。
第１図は本発明の一実施例をブロツク図で示した
ものであり、第２図は本発明を実施して、EDIT
命令を実行した場合の動作を流れ図で示したもの
で、第３図，第４図と同じ符号は同じ対象物，或
いは処理を示しており、第１図におけるフラグビ
ツト（Ｆ−FL）６、アンド回路Ａ７０，７１，
及び、第２図におけるステツプ14〜18が本発明を
実施するのに必要な機能ブロツク、及び動作ステ
ツプである。 先ず、従来方式と同じように、EDIT命令の実
行が開始されると、前記アドレスチエツク部５に
おいて、OP1，OP2のアクセスアドレスについ
て、ページクロスのチエツクが行われ、OP1，
OP2の何れかにおいて、ページクロスを起こして
いると、アクセス例外チエツクに入る。第２図、
ステツプ10参照） 本発明においては、ここで、OP1，OP2の何れ
にもページクロスを起こしていなければ、直ち
に、OP1，OP2がアクセスされ、EDIT制御回路
３において、前述の編集処理（EDIT）が、１バ
イト宛実行される所に特徴がある。（第２図、ス
テツプ13参照） そして、各パターンのバイトについて、ソース
デジツトの必要性がチエツクされ、若しソースデ
ジツトが必要であると、当該ソースデジツトを主
記憶装置（MSU）１から読み出し、上記フラグ
ビツト（Ｆ−FL）６をセツトし、ソースデジツ
トを必要としないパターン、例えば、前述の有効
桁開始文字（SS），数字選択文字（DS）である
と、該フラグビツト（Ｆ−FL）６をオフの侭に
して、次のパターンについての編集処理
（EDIT）に入る。 そして、当該EDIT命令が指定するｎバイトの
総ての処理が完了する迄、上記編集処理
（EDIT）と、ソースデジツトの必要性チエツク
を繰り返すように動作する。（第２図，ステツプ
13〜16参照） 上記、EDIT命令が指定するｎバイトのパター
ンについて、上記編集処理（EDIT）が完了した
時点において、上記フラグビツト（Ｆ−FL）６
がオンであると、当該編集処理（EDIT）で必要
となるソースデジツトは、総て読み出され、アク
セス例外等は、上記読み出し時に、アドレスチエ
ツク部５においてチエツクされているので、アン
ド回路Ａ７０において論理積を採つた制御信号
（データストア信号）で、Ｄ−REG４に格納され
ているｎバイト分の編集処理（EDIT）結果を主
記憶装置（MSU）１に格納するように制御する。 若し、上記のフラグビツト（Ｆ−FL）６がオ
フであると、当該編集処理（EDIT）において、
ソースデジツトは一度も読み出されていないこと
を意味するので、アンド回路Ａ７１において論理
積を採つた制御信号（プリテスト信号）で、末だ
リードしていないOP2についてのアクセス例外チ
エツクを、アドレスチエツク部５で行うように制
御する。（第２図、１７，１８参照） このように、本発明においては、EDIT命令が
指定するｎバイトの編集処理（EDIT）を完了し
た時点で、ソースデジツトを読み出したかどうか
を示すフラグビツト（Ｆ−FL）６を見て、一度
もソースデジツトの読み出しが行われていない時
に限り、該ソースデジツトに対するアクセス例外
チエツクを行うようにした所に特徴があり、該ｎ
の値を適当に設定することにより、上記ソースデ
ジツトに対するアクセス例外チエツクを必要とす
る確率を減少させることができる。 〔発明の効果〕 以下、詳細に説明したように、本発明のEDIT
命令制御方式は、EDIT命令の実行に際して、ア
ドレスチエツク機構で、OP1，OP2共にページク
ロスをしていないことが検出された場合には、該
ソースデジツトのリード／未リードにかかわら
ず、該ソースデジツトに対するアクセス例外チエ
ツクを行うことなく、編集処理（EDIT）の実行
を開始するようにしたものであるので、該アクセ
ス例外チエツクの為のオーバヘツドを削減するこ
とができる効果がある。
る。」を「この目的は、データレングスＬと、オ
ペランド１（OP1）と、オペランド２（OP2）とか
ら構成され、上記オペランド１（OP1）で編集パ
ターン文字を指示し、上記オペランド２（OP2）
でソースデジツトを指示し、上記データレングス
Ｌで、上記編集処理に使用するオペランド１
（OP1）のデータ長ｎバイトを指示し、上記オペ
ランド１（OP1）が指示するｎバイトの編集パタ
ーン文字に基づいて、対応するオペランド２
（OP2）が指示するソースデジツトに対して編集
処理を行う編集処理（EDIT）命令の実行機構を
備えたデータ処理装置において、上記オペランド
１（OP1）とオペランド２（OP2）がページクロス
をしているか否かを検出するアドレスチエツク機
構５と、上記オペランド１（OP1）を１バイト読
み出す毎に、ソースデジツトが必要か否かをチエ
ツクして、該ソースデジツトが必要なとき、上記
ソースデジツトを読み出したことを示すフラグビ
ツト（Ｆ−FL）６をセツトする機構とを備え、
上記アドレスチエツク機構５で、該オペランド１
（OP1）とオペランド２（OP2）がページクロスを
していないことが検出されたときは、上記オペラ
ンド１（OP1）の編集内容を指示する編集パター
ン文字を主記憶装置（MSU）１から、上記デー
タレングスＬが指示するｎバイトを読み出し、上
記オペランド１（OP1）の編集パターン文字が指
示する編集処理をｎ回行つた後、上記既に処理さ
れたｎバイトの編集パターン文字について、該編
集処理対象のソースデジツトを読み出したかどう
かを示す上記フラグビツト（Ｆ−FL）６をチエ
ツクし、該ソースデジツトを読み出していないこ
とを検出したときのみ、編集処理結果４を上記主
記憶装置（MSU）１に格納しないで、該オペラ
ンド２（OP2）が指示するソースデジツトの部分
に対するアクセス例外チエツクを、上記アドレス
チエツク機構５で行うように制御する本発明の
EDIT命令実行制御方式によつて達成される。 〔作用〕 即ち、本発明によれば、EDIT命令の実行に際
して、OP1，OP2共にページクロスがなければ、
ソースデジツトに対するアクセス例外チエツクを
行うことなく、編集処理（EDIT）の実行が開始
するようにしたものであるので、該アクセス例外
チエツクの為のオーバヘツドを削減することがで
きる効果がある。 但し、上記、EDIT命令のデータレングスＬが
指示するｎバイト編集処理（EDIT）を実行した
後に、該ソースデジツトをリードしていないこと
をチエツク｛後述のフラグビツト（Ｆ−FL）６
による｝して、該ソースデジツトをリードしてい
ないとき｛即ち、上記フラグビツト（Ｆ−FL）
６が“オフ”のとき｝に限り、該リードしていな
いソースデジツト｛即ち、OP2｝部分に対するア
クセス例外チエツクが必要となるが、上記のｎを
適当な値に設定することにより、チエツクが必要
となる確率を減少させることができる。 〔実施例〕 以下本発明の実施例を図面によつて詳述する。
第１図は本発明の一実施例をブロツク図で示した
ものであり、第２図は本発明を実施して、EDIT
命令を実行した場合の動作を流れ図で示したもの
で、第３図，第４図と同じ符号は同じ対象物，或
いは処理を示しており、第１図におけるフラグビ
ツト（Ｆ−FL）６、アンド回路Ａ７０，７１，
及び、第２図におけるステツプ14〜18が本発明を
実施するのに必要な機能ブロツク、及び動作ステ
ツプである。 先ず、従来方式と同じように、EDIT命令の実
行が開始されると、前記アドレスチエツク部５に
おいて、OP1，OP2のアクセスアドレスについ
て、ページクロスのチエツクが行われ、OP1，
OP2の何れかにおいて、ページクロスを起こして
いると、アクセス例外チエツクに入る。第２図、
ステツプ10参照） 本発明においては、ここで、OP1，OP2の何れ
にもページクロスを起こしていなければ、直ち
に、OP1，OP2がアクセスされ、EDIT制御回路
３において、前述の編集処理（EDIT）が、１バ
イト宛実行される所に特徴がある。（第２図、ス
テツプ13参照） そして、各パターンのバイトについて、ソース
デジツトの必要性がチエツクされ、若しソースデ
ジツトが必要であると、当該ソースデジツトを主
記憶装置（MSU）１から読み出し、上記フラグ
ビツト（Ｆ−FL）６をセツトし、ソースデジツ
トを必要としないパターン、例えば、前述の有効
桁開始文字（SS），数字選択文字（DS）である
と、該フラグビツト（Ｆ−FL）６をオフの侭に
して、次のパターンについての編集処理
（EDIT）に入る。 そして、当該EDIT命令が指定するｎバイトの
総ての処理が完了する迄、上記編集処理
（EDIT）と、ソースデジツトの必要性チエツク
を繰り返すように動作する。（第２図，ステツプ
13〜16参照） 上記、EDIT命令が指定するｎバイトのパター
ンについて、上記編集処理（EDIT）が完了した
時点において、上記フラグビツト（Ｆ−FL）６
がオンであると、当該編集処理（EDIT）で必要
となるソースデジツトは、総て読み出され、アク
セス例外等は、上記読み出し時に、アドレスチエ
ツク部５においてチエツクされているので、アン
ド回路Ａ７０において論理積を採つた制御信号
（データストア信号）で、Ｄ−REG４に格納され
ているｎバイト分の編集処理（EDIT）結果を主
記憶装置（MSU）１に格納するように制御する。 若し、上記のフラグビツト（Ｆ−FL）６がオ
フであると、当該編集処理（EDIT）において、
ソースデジツトは一度も読み出されていないこと
を意味するので、アンド回路Ａ７１において論理
積を採つた制御信号（プリテスト信号）で、末だ
リードしていないOP2についてのアクセス例外チ
エツクを、アドレスチエツク部５で行うように制
御する。（第２図、１７，１８参照） このように、本発明においては、EDIT命令が
指定するｎバイトの編集処理（EDIT）を完了し
た時点で、ソースデジツトを読み出したかどうか
を示すフラグビツト（Ｆ−FL）６を見て、一度
もソースデジツトの読み出しが行われていない時
に限り、該ソースデジツトに対するアクセス例外
チエツクを行うようにした所に特徴があり、該ｎ
の値を適当に設定することにより、上記ソースデ
ジツトに対するアクセス例外チエツクを必要とす
る確率を減少させることができる。 〔発明の効果〕 以下、詳細に説明したように、本発明のEDIT
命令制御方式は、EDIT命令の実行に際して、ア
ドレスチエツク機構で、OP1，OP2共にページク
ロスをしていないことが検出された場合には、該
ソースデジツトのリード／未リードにかかわら
ず、該ソースデジツトに対するアクセス例外チエ
ツクを行うことなく、編集処理（EDIT）の実行
を開始するようにしたものであるので、該アクセ
ス例外チエツクの為のオーバヘツドを削減するこ
とができる効果がある。
第１図は本発明の一実施例をブロツク図で示し
た図、第２図は本発明を実施して、EDIT命令を
実施した場合の動作を流れ図で示した図、第３図
は従来技術によつて、EDIT命令を実行する場合
の関連部分をブロツク図で示した図、第４図は従
来技術によるEDIT命令の動作を流れ図で示した
図、である。 図面において、１は主記憶装置（MSU）、２は
Ｓ−REG、３はEDIT制御回路、４はＤ−REG、
５はアドレスチエツク部、６はフラグビツト（Ｆ
−FL）、７０，７１はアンド回路（Ａ）、１０〜
１８は編集処理（EDIT）動作の各ステツプ、を
それぞれ示す。
た図、第２図は本発明を実施して、EDIT命令を
実施した場合の動作を流れ図で示した図、第３図
は従来技術によつて、EDIT命令を実行する場合
の関連部分をブロツク図で示した図、第４図は従
来技術によるEDIT命令の動作を流れ図で示した
図、である。 図面において、１は主記憶装置（MSU）、２は
Ｓ−REG、３はEDIT制御回路、４はＤ−REG、
５はアドレスチエツク部、６はフラグビツト（Ｆ
−FL）、７０，７１はアンド回路（Ａ）、１０〜
１８は編集処理（EDIT）動作の各ステツプ、を
それぞれ示す。
Claims (1)
- 【特許請求の範囲】 １ データレングスＬと、オペランド１（OP1）
と、オペランド２（OP2）とから構成され、上記
オペランド１（OP1）で編集パターン文字を指示
し、上記オペランド２（OP2）でソースデジツト
を指示し、上記データレングスＬで、上記編集処
理に使用するオペランド１（OP1）のデータ長ｎ
バイトを指示し、上記オペランド１（OP1）が指
示するｎバイトの編集パターン文字に基づいて、
対応するオペランド２（OP2）が指示するソース
デジツトに対して編集処理を行う編集処理
（EDIT）命令の実行機構を備えたデータ処理装
置において、 上記オペランド１（OP1）とオペランド２
（OP2）がページクロスをしているか否かを検出
するアドレスチエツク機構５と、上記オペランド
１（OP1）を１バイト読み出す毎に、ソースデジ
ツトが必要か否かをチエツクして、該ソースデジ
ツトが必要なとき、上記ソースデジツトを読み出
したことを示すフラグビツト（Ｆ−FL）６をセ
ツトする機構とを備え、 上記アドレスチエツク機構５で、該オペランド
１（OP1）とオペランド２（OP2）がページクロス
をしていないことが検出されたときは、上記オペ
ランド１（OP1）の編集内容を指示する編集パタ
ーン文字を主記憶装置（MSU）１から、上記デ
ータレングスＬが指示するｎバイトを読み出し、
上記オペランド１（OP1）の編集パターン文字が
指示する編集処理をｎ回行つた後、上記既に処理
されたｎバイトの編集パターン文字について、該
編集処理対象のソースデジツトを読み出したかど
うかを示す上記フラグビツト（Ｆ−FL）６をチ
エツクし、該ソースデジツトを読み出していない
ことを検出したときのみ、編集処理結果４を、上
記主記憶装置（MSU）１に格納しないで、該オ
ペランド２（OP2）が指示するソースデジツトの
部分に対するアクセス例外チエツクを、上記アド
レスチエツク機構５で行うように制御することを
特徴とする編集処理命令実行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1470685A JPS61173344A (ja) | 1985-01-29 | 1985-01-29 | 編集処理命令実行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1470685A JPS61173344A (ja) | 1985-01-29 | 1985-01-29 | 編集処理命令実行制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61173344A JPS61173344A (ja) | 1986-08-05 |
| JPH04302B2 true JPH04302B2 (ja) | 1992-01-07 |
Family
ID=11868612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1470685A Granted JPS61173344A (ja) | 1985-01-29 | 1985-01-29 | 編集処理命令実行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61173344A (ja) |
-
1985
- 1985-01-29 JP JP1470685A patent/JPS61173344A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61173344A (ja) | 1986-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1512619A (en) | Data processing apparatus | |
| KR940015806A (ko) | 확장가능한 레지스터를 제공하는 데이타 처리 시스템 및 그 방법 | |
| US5077659A (en) | Data processor employing the same microprograms for data having different bit lengths | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| US5483566A (en) | Method and apparatus for modifying the contents of a register via a command bit | |
| JPH08212075A (ja) | 情報処理装置 | |
| JPH04302B2 (ja) | ||
| JPS6273347A (ja) | アドレス変換装置 | |
| JPH0831033B2 (ja) | データ処理装置 | |
| JPS6226728B2 (ja) | ||
| JP3116444B2 (ja) | 半導体計算装置および電子機器 | |
| EP0336091A2 (en) | Pipeline type microprocessor | |
| JP3511529B2 (ja) | 複合演算処理装置 | |
| JP2524673B2 (ja) | 直接メモリアクセス装置 | |
| JPS59229659A (ja) | デ−タ処理方式 | |
| JP2743685B2 (ja) | 固定小数点プロセッサ | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPS6312298B2 (ja) | ||
| JPS59123055A (ja) | 命令処理方式 | |
| JPH0344748A (ja) | メモリデータ読出制御方式 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPH0683618A (ja) | フラグ制御回路 | |
| JPS6172340A (ja) | エデイツト命名プリテスト制御方式 | |
| JPS61147333A (ja) | レジスタセレクト回路 | |
| JPS6118041A (ja) | 演算処理装置 |