JPS63124106A - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPS63124106A JPS63124106A JP61269948A JP26994886A JPS63124106A JP S63124106 A JPS63124106 A JP S63124106A JP 61269948 A JP61269948 A JP 61269948A JP 26994886 A JP26994886 A JP 26994886A JP S63124106 A JPS63124106 A JP S63124106A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- timer
- answerback
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はジ−タンス制御装置に関するものである＠
〔従来の技術〕
第２図は従来と本発明の双方に共通なシーケンス制御装
置のブロック図であり、図において、２Ｇは出力部２１
の複数の出力端を介してパルプ、コンタクタ等に信号を
出力する出力パターンを記憶している出力テーブル、２
２は後述するアンサバックタイマ部のプリセット値を記
憶するタイマテーブル、２３はアンサパック時間を計数
するアンサバックタイマ部、２４はリレー接点、リミッ
トスイッチ等の信号を複数の入力端から入力する入力部
、２５は期待する入力信号のパターンを記憶する入力テ
ープ＃、２６ｔｉ入力信号と入力テーブル２５のパター
ンを比較照合する入力チェック部、２Ｔは入力チェック
部２６からのステップ切換信号により出力テーブル２０
および入力テーブル２５およびタイマテーブル２２に現
在のステップ番号を与えるステップ切換部、２８は入力
チェック部２６で検出したアラーム信号を本装置の外部
へ出力するアラーム出力部、２９は前記２０〜２８の各
部を統制し、かつ、その制御手順を記憶する記憶及び中
央処理部である。従来の技術では入力チェック部２６の
詳細は第６図の如くに構成され、アンサバックタイマ部
２３は入力信号の数には依存せず１つだけである。
置のブロック図であり、図において、２Ｇは出力部２１
の複数の出力端を介してパルプ、コンタクタ等に信号を
出力する出力パターンを記憶している出力テーブル、２
２は後述するアンサバックタイマ部のプリセット値を記
憶するタイマテーブル、２３はアンサパック時間を計数
するアンサバックタイマ部、２４はリレー接点、リミッ
トスイッチ等の信号を複数の入力端から入力する入力部
、２５は期待する入力信号のパターンを記憶する入力テ
ープ＃、２６ｔｉ入力信号と入力テーブル２５のパター
ンを比較照合する入力チェック部、２Ｔは入力チェック
部２６からのステップ切換信号により出力テーブル２０
および入力テーブル２５およびタイマテーブル２２に現
在のステップ番号を与えるステップ切換部、２８は入力
チェック部２６で検出したアラーム信号を本装置の外部
へ出力するアラーム出力部、２９は前記２０〜２８の各
部を統制し、かつ、その制御手順を記憶する記憶及び中
央処理部である。従来の技術では入力チェック部２６の
詳細は第６図の如くに構成され、アンサバックタイマ部
２３は入力信号の数には依存せず１つだけである。
次に動作を、第５図のシーケンステーブルのステップテ
ーブルが如何にして実行されるかについて、入力チェッ
ク部２６の詳細な構成を示した第６図と、シーケンス制
御装置の制御手順を流れ図で示した第４図を用いて説明
する。まず、第１〜第ｎの出力端に対して出力すべき出
力パターンが記憶されている出力テーブル２０から出力
部２１を介してその第１〜第ｎの出力端へ出力がなされ
る。たとえば、ステップ１では第１〜第ｎの出力端に対
してそれぞれ１．０．・・・、０が出力される。
ーブルが如何にして実行されるかについて、入力チェッ
ク部２６の詳細な構成を示した第６図と、シーケンス制
御装置の制御手順を流れ図で示した第４図を用いて説明
する。まず、第１〜第ｎの出力端に対して出力すべき出
力パターンが記憶されている出力テーブル２０から出力
部２１を介してその第１〜第ｎの出力端へ出力がなされ
る。たとえば、ステップ１では第１〜第ｎの出力端に対
してそれぞれ１．０．・・・、０が出力される。
この時点でタイマテープＮ２２のタイマ値がアンサバッ
クタイマ部２３にプリセットされ計数を開始する。たと
えばステップ１では５がセットされる。次に、第１〜第
ｎの入力端から読込まれる入力信号が入力部２４を介し
て入力チェック部２６に読込まれ、第１〜第ｎの入力端
から読込まれる人力記号の期待値が記憶されている入力
テーブル２５０入力パターンと比較照合される。九とえ
ば、ステップ１では第１〜第ｎの入力端の入力値がそれ
ぞれ１．０．・・・、Ｏであるか否かを照合する。
クタイマ部２３にプリセットされ計数を開始する。たと
えばステップ１では５がセットされる。次に、第１〜第
ｎの入力端から読込まれる入力信号が入力部２４を介し
て入力チェック部２６に読込まれ、第１〜第ｎの入力端
から読込まれる人力記号の期待値が記憶されている入力
テーブル２５０入力パターンと比較照合される。九とえ
ば、ステップ１では第１〜第ｎの入力端の入力値がそれ
ぞれ１．０．・・・、Ｏであるか否かを照合する。
すべての入力が入力テーブル２５の現在実行中のステッ
プの入力パターン（以後、今回ステップ入力期待値と言
う）とが一致すればステップが切換えられ、次のステッ
プへ進む。もしどれかの入力について前記の一致が得ら
れない場合には、アンサバックタイマ部２３がタイムア
ツプしたか否かを調べ、タイムアツプしていなければ前
記の入力信号の読取り動作以後の動作を〈シ返す〇一方
、アンサバックタイマ部２３がタイムアツプしていれば
、入力チェック部２６はアラーム信号をアラーム出力部
２８を介して本シーケンス制御装置の外部へ出力し、制
御動作もしくは外部機器の異常を通知する。
プの入力パターン（以後、今回ステップ入力期待値と言
う）とが一致すればステップが切換えられ、次のステッ
プへ進む。もしどれかの入力について前記の一致が得ら
れない場合には、アンサバックタイマ部２３がタイムア
ツプしたか否かを調べ、タイムアツプしていなければ前
記の入力信号の読取り動作以後の動作を〈シ返す〇一方
、アンサバックタイマ部２３がタイムアツプしていれば
、入力チェック部２６はアラーム信号をアラーム出力部
２８を介して本シーケンス制御装置の外部へ出力し、制
御動作もしくは外部機器の異常を通知する。
従来のシーケンス制御装ｆｌｔＦｉアンサバックタイマ
部２３の数が入力端の数には依存せず１つであシ、入力
チェック部２６が以上のように構成されているので、ア
ンサバックの早い入力に対しても、アンサバックの一番
おそい入力に合わせた時間でチェックしなければならず
、アンサバックチェックの精度が悪いという問題点があ
った。
部２３の数が入力端の数には依存せず１つであシ、入力
チェック部２６が以上のように構成されているので、ア
ンサバックの早い入力に対しても、アンサバックの一番
おそい入力に合わせた時間でチェックしなければならず
、アンサバックチェックの精度が悪いという問題点があ
った。
この発明は上記のような問題点全解消するためになされ
たもので、入力端毎にその被制御機器毎に適したアンサ
バック時間でアンサバックチェックを行なうことができ
るジ−タンス制御装置を得ることを目的とする。
たもので、入力端毎にその被制御機器毎に適したアンサ
バック時間でアンサバックチェックを行なうことができ
るジ−タンス制御装置を得ることを目的とする。
この発明に係るシーケンス制御装置は、入力端毎のアン
サバックタイマを有するアンサバックタイマ部を備え、
これらアンサバックタイマのアンサバック時間を利用し
て入力チェック部で各々の入力端に適したアンサバック
チェックを行なえるようにしたものである。
サバックタイマを有するアンサバックタイマ部を備え、
これらアンサバックタイマのアンサバック時間を利用し
て入力チェック部で各々の入力端に適したアンサバック
チェックを行なえるようにしたものである。
この発明における各アンサバックタイマは最適なアンサ
バック時間を備え、入力チェック部はジ−タンス制御装
置の各々の入力端毎にこれら最適なアンサバック時間で
精度の良いチェックが行なえる。
バック時間を備え、入力チェック部はジ−タンス制御装
置の各々の入力端毎にこれら最適なアンサバック時間で
精度の良いチェックが行なえる。
以下、この発明の一実施例について説明する。
第１図は本発明のシーケンス制御装置を示すブロック図
であシ、基本構成は従来のものと変わらないが、タイマ
テーブル２２が第１〜第ｎのタイマを有して入力端毎の
アンサバックタイム値を記憶し、アンサバックタイマ部
２３が入力端の個数に相当するｎ個のアンサバックタイ
マを有する点と、入力チェック部２６の内部構成とが異
なっている。
であシ、基本構成は従来のものと変わらないが、タイマ
テーブル２２が第１〜第ｎのタイマを有して入力端毎の
アンサバックタイム値を記憶し、アンサバックタイマ部
２３が入力端の個数に相当するｎ個のアンサバックタイ
マを有する点と、入力チェック部２６の内部構成とが異
なっている。
アンサバックタイマ部２３の中の＠１〜第ｎのアンサバ
ックタイマには、タイマテープＮ２２の中の第１−第ｎ
のタイマのプリセット値が入力され、第１〜第ｎのアン
サバックタイマは入力チェック部２６の中の第１〜第ｎ
の入力端用の第１〜第ｎのタイムアツプ信号を出力する
ようになっている。
ックタイマには、タイマテープＮ２２の中の第１−第ｎ
のタイマのプリセット値が入力され、第１〜第ｎのアン
サバックタイマは入力チェック部２６の中の第１〜第ｎ
の入力端用の第１〜第ｎのタイムアツプ信号を出力する
ようになっている。
入力チェック部２６の内部詳細構成を第２因に示す。こ
の入力チェック部２Ｂは、入力部２４を介して入力され
た入力信号（第１の入力端）の各々に対して、入力テー
ブル２５の現在処理を行なつ′ ているステップの入力
期待値（第１の今回ステップ入力期待値）とアンサバッ
クタイマ部２３の第ｉの入力端に対するタイムアツプ信
号（第ｉのアンサバックタイマのタイムアツプ信号）と
ｇｔの入力端からの入力信号を入力とし、ステップ切換
部２１へはステップ切換信号を、アラーム出力部２８へ
はアラーム信号を出力する構成となっている。第１の入
力端の入力信号を工 、第１の今回ステップ入力期待値
ｅａ アンサバックタイマ部２３の第１の入力端に
対するタイムアツプ信号（第１のアンサバックタイマの
タイムアツプ信号）１１ アラーム信号をＡ、ステ
ップ切換信号をｌ − ８とすれば、これらは次式の関係式となる。
の入力チェック部２Ｂは、入力部２４を介して入力され
た入力信号（第１の入力端）の各々に対して、入力テー
ブル２５の現在処理を行なつ′ ているステップの入力
期待値（第１の今回ステップ入力期待値）とアンサバッ
クタイマ部２３の第ｉの入力端に対するタイムアツプ信
号（第ｉのアンサバックタイマのタイムアツプ信号）と
ｇｔの入力端からの入力信号を入力とし、ステップ切換
部２１へはステップ切換信号を、アラーム出力部２８へ
はアラーム信号を出力する構成となっている。第１の入
力端の入力信号を工 、第１の今回ステップ入力期待値
ｅａ アンサバックタイマ部２３の第１の入力端に
対するタイムアツプ信号（第１のアンサバックタイマの
タイムアツプ信号）１１ アラーム信号をＡ、ステ
ップ切換信号をｌ − ８とすれば、これらは次式の関係式となる。
Ａ＝Ａ工ＶＡ２Ｖ ・・・・・・・・・ ＶＡｎた
だし Ａ ｌ＝ ｔ ｌ△（ａｉ（ｉ）Ｉｌ）Ｓ＝ＳＡ
Ｓ △ ・・・・・・・・・ △Ｓｎ１ま ただし ５ｌ＝ａｌ■ＩＩ 次に本実施例の動作を第３図のステップテーブルが如何
にして実行されるかについて、シーケンス制御装置の制
御手順を流れ図で示した第４図を用いて説明する。まず
、第１−第ｎの出力端に対して出力すべき出力パターン
が記憶されている出力テーブル２０から出力部２１を介
して第１〜第ｎの出力端へ出力される。たとえば、ステ
ップｌでは第１．第２．〜第ｎの出力端に対してそれぞ
れ１ 、 Ｏ、・、 Ｏが出力される。この時点でタイ
マテーブル２２のタイマ値がアンサバックタイマ部２３
にプリセットされ、各々の入力端に対してアンサバック
タイマ部２３内の各々のアンサバックタイマが計数を開
始する０たとえば、ステップｌでは第１．第２．〜第ｎ
の入力端に対してそれぞれ３，１０．・・・、３０が各
々のアンサバックタイマにセットされる。次に第１〜第
ｎの入力端からの入力信号が入力部２４ｔ−介して入力
チェック部２６に読込まれ、第１〜第ｎの入力端から読
込まれる入力信号の期待値が記憶されている入力テーブ
ル２５の入力パターンと比較照合される。たとえば、ス
テップ１では第１．第２．〜第ｎの入力値がそれぞれ１
．０．・・・、Ｏであるか否かを照合する。すべての入
力端が入力テーブル２５の現在実行中のステップの入力
パターンと一致すれば、ステップが切換えられ次に進む
。もしどれかの入力端について前記の一致が得られない
場合には、すべての入力端について各々の入力端のアン
サバックタイマがタイムアツプし１いるか否かを入力端
毎に設けられたタイムアツプ信号によシ調べられ、どれ
かｌのアンサバックタイマがタイムアツプしていれば、
入力チェック部２６はアラーム信号をアラーム出力部２
８を介して本シーケンス制御装置の外部へ出力し、制御
動作もしくは外部機器の異常を通知する。
だし Ａ ｌ＝ ｔ ｌ△（ａｉ（ｉ）Ｉｌ）Ｓ＝ＳＡ
Ｓ △ ・・・・・・・・・ △Ｓｎ１ま ただし ５ｌ＝ａｌ■ＩＩ 次に本実施例の動作を第３図のステップテーブルが如何
にして実行されるかについて、シーケンス制御装置の制
御手順を流れ図で示した第４図を用いて説明する。まず
、第１−第ｎの出力端に対して出力すべき出力パターン
が記憶されている出力テーブル２０から出力部２１を介
して第１〜第ｎの出力端へ出力される。たとえば、ステ
ップｌでは第１．第２．〜第ｎの出力端に対してそれぞ
れ１ 、 Ｏ、・、 Ｏが出力される。この時点でタイ
マテーブル２２のタイマ値がアンサバックタイマ部２３
にプリセットされ、各々の入力端に対してアンサバック
タイマ部２３内の各々のアンサバックタイマが計数を開
始する０たとえば、ステップｌでは第１．第２．〜第ｎ
の入力端に対してそれぞれ３，１０．・・・、３０が各
々のアンサバックタイマにセットされる。次に第１〜第
ｎの入力端からの入力信号が入力部２４ｔ−介して入力
チェック部２６に読込まれ、第１〜第ｎの入力端から読
込まれる入力信号の期待値が記憶されている入力テーブ
ル２５の入力パターンと比較照合される。たとえば、ス
テップ１では第１．第２．〜第ｎの入力値がそれぞれ１
．０．・・・、Ｏであるか否かを照合する。すべての入
力端が入力テーブル２５の現在実行中のステップの入力
パターンと一致すれば、ステップが切換えられ次に進む
。もしどれかの入力端について前記の一致が得られない
場合には、すべての入力端について各々の入力端のアン
サバックタイマがタイムアツプし１いるか否かを入力端
毎に設けられたタイムアツプ信号によシ調べられ、どれ
かｌのアンサバックタイマがタイムアツプしていれば、
入力チェック部２６はアラーム信号をアラーム出力部２
８を介して本シーケンス制御装置の外部へ出力し、制御
動作もしくは外部機器の異常を通知する。
以上のように、この発明によれば入力端毎のアンサバッ
クタイマを有するアンサバックタイマ部を設け、入力チ
ェック部で入力端毎のアンサパックチェックを行なえる
ように構成したので、入力端毎の被制御機器の特性に応
じて最適なアンサバック時間で精度の良いチェックが行
なえる効果がある。
クタイマを有するアンサバックタイマ部を設け、入力チ
ェック部で入力端毎のアンサパックチェックを行なえる
ように構成したので、入力端毎の被制御機器の特性に応
じて最適なアンサバック時間で精度の良いチェックが行
なえる効果がある。
Ｗ、１図およびｗｃ４図は従来と本発明の双方に共通な
図で、第１図はシーケンス制御装置のブロック構成図、
第４図は制御アルゴリズムを示す流れ図、第２図はこの
発明の一実施例によるシーケンス制御装置の入力チェッ
ク部の詳細構成を示す回路図、第３図はこの発明の制御
内容をテーブル化して表わすステップテーブル図、第５
図は従来の制御内容をテーブル化して表わすステップテ
ープル図、第６図は従来のシーケンス制御装置の入力チ
ェック部の詳細構成を表わす回路図である。 ２０は出力テーブル、２１は出力部、２２はタイマテー
ブル、２３はアンサバックタイマ、２４は入力部、２５
は入力テーブル、２６は入力チェック部、２７Ｆｉステ
ップ切換部、２８＃ｉアラ一ム出力部、２９は記憶及び
中央処理部。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出原人 三菱電機株式会社 （外２名） 第２図 第３図 第４図 Ｉ！！５図 第６図
図で、第１図はシーケンス制御装置のブロック構成図、
第４図は制御アルゴリズムを示す流れ図、第２図はこの
発明の一実施例によるシーケンス制御装置の入力チェッ
ク部の詳細構成を示す回路図、第３図はこの発明の制御
内容をテーブル化して表わすステップテーブル図、第５
図は従来の制御内容をテーブル化して表わすステップテ
ープル図、第６図は従来のシーケンス制御装置の入力チ
ェック部の詳細構成を表わす回路図である。 ２０は出力テーブル、２１は出力部、２２はタイマテー
ブル、２３はアンサバックタイマ、２４は入力部、２５
は入力テーブル、２６は入力チェック部、２７Ｆｉステ
ップ切換部、２８＃ｉアラ一ム出力部、２９は記憶及び
中央処理部。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出原人 三菱電機株式会社 （外２名） 第２図 第３図 第４図 Ｉ！！５図 第６図
Claims (1)
- 複数の入力端から入力信号が入力される入力部と、複数
の出力端から出力信号が出力される出力部と、所望の制
御アルゴリズムを記憶する記憶及び中央処理部と、前記
各々の出力端からの出力信号に対応した出力パターンを
記憶する出力テーブルと、期待する前記各入力信号の入
力パターンを記憶する入力テーブルと、制御ステップ毎
に且つ前記各入力端の入力信号毎に対応したアンサバッ
クタイムを計数する複数のアンサバックタイマを有する
アンサバックタイム部と、前記各入力端の入力信号の各
々に対応する前記各アンサバックタイムのプリセット値
を記憶するタイマテーブルと、前記出力テーブルおよび
前記入力テーブルおよび前記タイマテーブルに現状の制
御ステップを与えるとともにその切換信号を与えるステ
ップ切換部と、前記各アンサバックタイマのタイムアッ
プ信号と前記入力テーブルの各々の前記入力端の入力信
号に対応した現状の制御ステップの期待入力値パターン
と各々の前記入力端からプロセスの異常を検出する入力
チェック部と、異常を検出した場合にアラーム信号を出
力するアラーム出力部とを備えたシーケンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61269948A JPS63124106A (ja) | 1986-11-14 | 1986-11-14 | シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61269948A JPS63124106A (ja) | 1986-11-14 | 1986-11-14 | シ−ケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63124106A true JPS63124106A (ja) | 1988-05-27 |
Family
ID=17479437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61269948A Pending JPS63124106A (ja) | 1986-11-14 | 1986-11-14 | シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124106A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008171172A (ja) * | 2007-01-11 | 2008-07-24 | Toshiba Mitsubishi-Electric Industrial System Corp | シーケンス制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336439A (en) * | 1976-09-16 | 1978-04-04 | Mitsubishi Electric Corp | Information processor |
| JPS5798006A (en) * | 1980-12-12 | 1982-06-18 | Hitachi Ltd | Step progressing type sequence controller |
-
1986
- 1986-11-14 JP JP61269948A patent/JPS63124106A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336439A (en) * | 1976-09-16 | 1978-04-04 | Mitsubishi Electric Corp | Information processor |
| JPS5798006A (en) * | 1980-12-12 | 1982-06-18 | Hitachi Ltd | Step progressing type sequence controller |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008171172A (ja) * | 2007-01-11 | 2008-07-24 | Toshiba Mitsubishi-Electric Industrial System Corp | シーケンス制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6346508A (ja) | シ−ケンス制御装置 | |
| JPH03201840A (ja) | 無瞬断切替回路 | |
| JP2577915Y2 (ja) | ステータス信号監視装置 | |
| RU59289U1 (ru) | Микропроцессорная система релейной защиты высоковольтных линий и управления линейным выключателем | |
| JPS63199555A (ja) | 同一シエルフ番号監視装置 | |
| JPS621396A (ja) | ボタン電話装置 | |
| JPS58203511A (ja) | 数値制御装置 | |
| RU1818655C (ru) | Устройство дл защиты исполнительных органов от ложных срабатываний | |
| JPS58101520A (ja) | 入力信号弁別回路 | |
| JPS62271592A (ja) | 制御装置 | |
| JPS63273102A (ja) | リモ−ト入出力コントロ−ラ | |
| SU1146781A1 (ru) | Устройство дл управлени вентильным преобразователем | |
| JPH06233550A (ja) | インバータ装置の指令入力方式 | |
| JPH01158543A (ja) | 警報信号制御方式 | |
| JPS57211650A (en) | Act designation controlling system | |
| JPS63219004A (ja) | シ−ケンス制御装置のアナログ処理方式 | |
| JPS5831859A (ja) | 用紙処理装置 | |
| JPS58107904A (ja) | パルス制御回路 | |
| JPH03123159A (ja) | システム種別設定方式 | |
| JPS5839301A (ja) | 信号選択方式 | |
| JPH02125304A (ja) | プログラマブルコントローラ | |
| JPH01136205A (ja) | ブログラマブルコントローラの入力回路 | |
| JPS5918332A (ja) | 複数機器制御装置 | |
| JPH0194415A (ja) | デジタル信号入力処理方式 | |
| JPH0353370A (ja) | 情報処理装置の並列処理装置 |