JPS63124465A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS63124465A JPS63124465A JP61271320A JP27132086A JPS63124465A JP S63124465 A JPS63124465 A JP S63124465A JP 61271320 A JP61271320 A JP 61271320A JP 27132086 A JP27132086 A JP 27132086A JP S63124465 A JPS63124465 A JP S63124465A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- electrode
- film
- base electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラトランジスタの製造方法に関する。
バイポーラトランジスタは電界効果トランジスタに比べ
て、電流駆動能力が大きいという優れた特徴を有してい
る。このため、近年、ＳｊのみならずＧａＡｓなとの化
合物半導体を用いたバイポーラトランジスタの研究開発
が盛んに行なわれている。特に、化合物半導体を用いた
バイポーラトランジスタは、分子線エピタキシー（以降
ＭＢＥと称す）技術などを用いることによりエミッタ・
ベース接合をヘテロ接合に構成でき、ベースを高濃度と
しても、エミッタ注入効率を大きく保てるなど利点は大
きい。
て、電流駆動能力が大きいという優れた特徴を有してい
る。このため、近年、ＳｊのみならずＧａＡｓなとの化
合物半導体を用いたバイポーラトランジスタの研究開発
が盛んに行なわれている。特に、化合物半導体を用いた
バイポーラトランジスタは、分子線エピタキシー（以降
ＭＢＥと称す）技術などを用いることによりエミッタ・
ベース接合をヘテロ接合に構成でき、ベースを高濃度と
しても、エミッタ注入効率を大きく保てるなど利点は大
きい。
このような化合物半導体のパイポーラトランジスタをよ
り高周波化するためには、エミッタ電極及びベース電極
を微細化することと同時に、自己整合的に配置すること
は勿論、ベース電極とコレクタ電極との間も自己整合的
に配置する必要がある。
り高周波化するためには、エミッタ電極及びベース電極
を微細化することと同時に、自己整合的に配置すること
は勿論、ベース電極とコレクタ電極との間も自己整合的
に配置する必要がある。
第３図（ａ）・〜（ｃ）は従来のバイポーラトランジス
タの製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
タの製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
この従来例は、先ず、第３図＜ａ）に示すように、Ｇａ
Ａｓ半絶縁性基板１′上にｎ−ＧａＡｓからなる半導体
層２’、Ｐ−ＧａＡｓからなる半導体層３′及びｎ −
Ａ ｅ Ｇ ａ Ａ ｓからなる半導体層４′を順次Ｍ
ＢＥ法により形成し、更に、所定のパターンのＡ ＩＪ
Ｇ ｅ Ｎ ｉ層からなるエミッタ電極６′及びその
上のＳ ｉ ０２膜７を形成した後これをマスクとして
半導体層３′上にＡｕＺｎＮｉ層１０ａ′全１０ａ′的
に形成する。ここでは、ＡｕＧｅＮｉ層からなるエミッ
タ電極６′の上には、５ｉ０２膜７′とＡ ｕ Ｚ ｎ
Ｎ ｉ層１ｏａ′が残る。
Ａｓ半絶縁性基板１′上にｎ−ＧａＡｓからなる半導体
層２’、Ｐ−ＧａＡｓからなる半導体層３′及びｎ −
Ａ ｅ Ｇ ａ Ａ ｓからなる半導体層４′を順次Ｍ
ＢＥ法により形成し、更に、所定のパターンのＡ ＩＪ
Ｇ ｅ Ｎ ｉ層からなるエミッタ電極６′及びその
上のＳ ｉ ０２膜７を形成した後これをマスクとして
半導体層３′上にＡｕＺｎＮｉ層１０ａ′全１０ａ′的
に形成する。ここでは、ＡｕＧｅＮｉ層からなるエミッ
タ電極６′の上には、５ｉ０２膜７′とＡ ｕ Ｚ ｎ
Ｎ ｉ層１ｏａ′が残る。
続いて、エミッタ電極６′を覆う所定のパターンのホト
レジスト膜１３′を形成し、ベース電極の幅ＷＢが所定
の値になるようにする。
レジスト膜１３′を形成し、ベース電極の幅ＷＢが所定
の値になるようにする。
次に、第３図（ｂ）に示すように、ホトレジスト膜１３
′をマスクとしてＡｕＺｎＮｉ層１０ａ′全１０ａ′グ
してベース電極１０’を形成すると共に等方性エツチン
グによって半導体層３′と半導体層２′の表面とを除去
し、更にホトレジスト膜１５をマスクとして半導体層２
′の表面にオーミック金属のＡ ｕ Ｇ ｅ Ｎ ｉ層
１２ａ′を上方から蒸着する。
′をマスクとしてＡｕＺｎＮｉ層１０ａ′全１０ａ′グ
してベース電極１０’を形成すると共に等方性エツチン
グによって半導体層３′と半導体層２′の表面とを除去
し、更にホトレジスト膜１５をマスクとして半導体層２
′の表面にオーミック金属のＡ ｕ Ｇ ｅ Ｎ ｉ層
１２ａ′を上方から蒸着する。
次に、第３図（ｃ）に示すように、有機溶剤中でホトレ
ジスト膜１３′を溶がしりストオフを行って、コレクタ
電極１２′を形成する。
ジスト膜１３′を溶がしりストオフを行って、コレクタ
電極１２′を形成する。
上述した従来のバイポーラトランジスタの製造方法では
、ベース電極をその上に形成したホトレジストでパター
ニングするが、そのときホトレジス１へとベース電極の
Ａ ｕ Ｚ ｎ Ｎ ｉ層との密着性が悪く、通常用い
られるリン酸系あるいは硫酸系エツチング液がしみ込み
Ａ ｕ Ｚ ｎ Ｎ ｉ層の部分もエツチングされてし
まうという欠点があった。
、ベース電極をその上に形成したホトレジストでパター
ニングするが、そのときホトレジス１へとベース電極の
Ａ ｕ Ｚ ｎ Ｎ ｉ層との密着性が悪く、通常用い
られるリン酸系あるいは硫酸系エツチング液がしみ込み
Ａ ｕ Ｚ ｎ Ｎ ｉ層の部分もエツチングされてし
まうという欠点があった。
このためこの方法では、ベース電極の幅Ｗａは２μｍ程
度が下限で、それ以上の微細化は極めて困難であった。
度が下限で、それ以上の微細化は極めて困難であった。
従って、従来方法による構造では、ベース電極の下部の
寄生のベース・コレクタ接合容量が大きく、バイポーラ
トランジスタの高速・高周波特性向上の妨げになってい
た。
寄生のベース・コレクタ接合容量が大きく、バイポーラ
トランジスタの高速・高周波特性向上の妨げになってい
た。
本発明の目的は、ベース電極を微細化しがっコレクタ電
極をベース電極に自己整合的に形成して高速・高周波性
能の極めて優れたバイポーラトランジスタの製造方法を
提供することにある。
極をベース電極に自己整合的に形成して高速・高周波性
能の極めて優れたバイポーラトランジスタの製造方法を
提供することにある。
本発明のバイポーラトランジスタの製造方法は、半絶縁
性基板上に順次堆積した一導電型の第１及び反対導電型
の第２の半導体層の上に所定のパターンで一導電型のエ
ミッタ層及びエミッタ電極を形成する工程、前記第２の
半導体層上のに選択的に第１の導体層を形成する工程、
前記エミッタ電極及び前記第１の導体層上に絶縁膜及び
所定のパターンのホトレジスト膜を形成する工程、該ホ
トレジスト膜をマスクとして前記絶縁膜及び前記第１の
導体層並びに前記第２の半導体層を異方性並びに等方性
エツチングで順次除去して前記第１の導体層からなるベ
ース電極を形成する工程及び前記ホトレジスト膜及び前
記ベース電極をマスクとして前記第１の導体層上にコレ
クタ電極を形成する工程を含み前記コレクタ電極を前記
ベース電極に自己整合的に形成して成る。
性基板上に順次堆積した一導電型の第１及び反対導電型
の第２の半導体層の上に所定のパターンで一導電型のエ
ミッタ層及びエミッタ電極を形成する工程、前記第２の
半導体層上のに選択的に第１の導体層を形成する工程、
前記エミッタ電極及び前記第１の導体層上に絶縁膜及び
所定のパターンのホトレジスト膜を形成する工程、該ホ
トレジスト膜をマスクとして前記絶縁膜及び前記第１の
導体層並びに前記第２の半導体層を異方性並びに等方性
エツチングで順次除去して前記第１の導体層からなるベ
ース電極を形成する工程及び前記ホトレジスト膜及び前
記ベース電極をマスクとして前記第１の導体層上にコレ
クタ電極を形成する工程を含み前記コレクタ電極を前記
ベース電極に自己整合的に形成して成る。
本発明では、ベース電極の上に密着性のよい酸化膜又は
窒化膜等からなる絶縁膜を形成して保護するため、ベー
ス電極の幅ＷＢを０．５μｍ程度に狭くしても、ホトレ
ジスト膜の下のＡ ｕ Ｚ ｎＮｊ層がエツチングされ
ることがなく、微細化したベース電極とそれに自己整合
的なコレクタ電極が形成出来、高速・高周波性能の極め
て優れた化合物のバイポーラトランジスタが実現できる
。
窒化膜等からなる絶縁膜を形成して保護するため、ベー
ス電極の幅ＷＢを０．５μｍ程度に狭くしても、ホトレ
ジスト膜の下のＡ ｕ Ｚ ｎＮｊ層がエツチングされ
ることがなく、微細化したベース電極とそれに自己整合
的なコレクタ電極が形成出来、高速・高周波性能の極め
て優れた化合物のバイポーラトランジスタが実現できる
。
以下に本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｆ＞は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。この
実施例では、先ず、 第１図（ａ）に示すようにＧａＡｓの半絶縁性基板１表
面に順次にｎ−ＧａＡｓからなる半導体層２．ｐ−Ｇａ
Ａ、ｓからなる半導体層３及びｎ−Δ（！ Ｇ ａ Ａ
ｓからなる半導体層４をＭＢＥ法により形成し、続い
てバイポーラトランジスタを形成する部分を除いて他の
部分に水素イオンＨ゛をイオン注入し絶縁領域５を形成
する。
めの工程順に示した半導体チップの断面図である。この
実施例では、先ず、 第１図（ａ）に示すようにＧａＡｓの半絶縁性基板１表
面に順次にｎ−ＧａＡｓからなる半導体層２．ｐ−Ｇａ
Ａ、ｓからなる半導体層３及びｎ−Δ（！ Ｇ ａ Ａ
ｓからなる半導体層４をＭＢＥ法により形成し、続い
てバイポーラトランジスタを形成する部分を除いて他の
部分に水素イオンＨ゛をイオン注入し絶縁領域５を形成
する。
次に、第１−図（ｂ）に示すように、半導体層４のオー
ミック金属のＡ ｕ Ｇ ｃ Ｎ ｉ層６ａと５ｊ０２
膜７とを順次形成する。
ミック金属のＡ ｕ Ｇ ｃ Ｎ ｉ層６ａと５ｊ０２
膜７とを順次形成する。
次に、第１図（ｃ）に示すように、所定のパターンのホ
トレジスト膜８を形成し、これをマスクとして５ｉ０２
膜７及びＡｕＧｅＮ ｉ層６ａをＡｒ４によるイオンミ
リング法による異方性エツチングで除去してエミッタ電
極６を形成し、さらにリン酸、過酸化水素及び水の混合
液により、半導体層４を等方性エツチングして半導体層
３表面を露出する。ここでエミッタ電極６は密着性のよ
いＳ ｉ ０２膜７に保護されている。
トレジスト膜８を形成し、これをマスクとして５ｉ０２
膜７及びＡｕＧｅＮ ｉ層６ａをＡｒ４によるイオンミ
リング法による異方性エツチングで除去してエミッタ電
極６を形成し、さらにリン酸、過酸化水素及び水の混合
液により、半導体層４を等方性エツチングして半導体層
３表面を露出する。ここでエミッタ電極６は密着性のよ
いＳ ｉ ０２膜７に保護されている。
次に、第１図（ｄ）に示ずように、ホトレジス１〜膜８
を除去した後、絶縁領域５の上にホトレジスト膜９を形
成し、更に、上方より半導体層２のオーミック金属のＡ
ｕＺｎＮｉ層１０ａを層着０ａってエミッタ電極６に自
己整合的に形成する。
を除去した後、絶縁領域５の上にホトレジスト膜９を形
成し、更に、上方より半導体層２のオーミック金属のＡ
ｕＺｎＮｉ層１０ａを層着０ａってエミッタ電極６に自
己整合的に形成する。
以上の工程が示すようにエミッタ電極６が２μｍ以下に
微細化されても、Ｓ ｉ ０２膜７からなる保護膜があ
るため、エミッタ電極６がオーバーエツチングされるこ
とがなく設計通りに自己整合的にＡｕＺｎＮｉ層１０ａ
を層着０ａる。
微細化されても、Ｓ ｉ ０２膜７からなる保護膜があ
るため、エミッタ電極６がオーバーエツチングされるこ
とがなく設計通りに自己整合的にＡｕＺｎＮｉ層１０ａ
を層着０ａる。
次に、第１図（ｅ）に示ずように、有機溶剤による洗浄
を行いホトレジス１〜膜９を溶かした後、ＣＶＤ法によ
り全面にＳｉ○２膜１１全１１し、続いて、コレクタ電
極形成用のホトレジスト膜１３を形成した後、バッフア
ートフッ酸にてＳｉＯ２膜１１全１１チングし、更に、
リン酸、過酸化水素及び水の混合液により半導体層３を
エツチングして、半導体層２を露出する。続いて、上方
よりｎ −Ｇ ａ Ａ ｓからなる半導体層４のオーミ
ック金属のＡｕＧｅＮｉ層１．２ ａ蒸着する。このと
き、半導体層２の表面にはベース電極１０に自己整合的
にコレクタ電極１２が形成される。
を行いホトレジス１〜膜９を溶かした後、ＣＶＤ法によ
り全面にＳｉ○２膜１１全１１し、続いて、コレクタ電
極形成用のホトレジスト膜１３を形成した後、バッフア
ートフッ酸にてＳｉＯ２膜１１全１１チングし、更に、
リン酸、過酸化水素及び水の混合液により半導体層３を
エツチングして、半導体層２を露出する。続いて、上方
よりｎ −Ｇ ａ Ａ ｓからなる半導体層４のオーミ
ック金属のＡｕＧｅＮｉ層１．２ ａ蒸着する。このと
き、半導体層２の表面にはベース電極１０に自己整合的
にコレクタ電極１２が形成される。
最後に、第１図（ｆ＞に示すように、有機溶剤によるリ
フトオフによってＡｕＧｅＮｉ層１２ａを層表２ａ化合
物半導体のバイポーラ１ヘランジスタができる。
フトオフによってＡｕＧｅＮｉ層１２ａを層表２ａ化合
物半導体のバイポーラ１ヘランジスタができる。
従って、ここに示した工程によって、ベース電極１０の
幅が２μｍ以下となってもＳｊＯ□膜１１からなる保護
膜があるためベース電極１０がオーバーエツチングされ
ることがなくコレクタ電極１２の自己整合配置が行なえ
る。
幅が２μｍ以下となってもＳｊＯ□膜１１からなる保護
膜があるためベース電極１０がオーバーエツチングされ
ることがなくコレクタ電極１２の自己整合配置が行なえ
る。
第２図は本発明の一実施例を説明するための半導体チッ
プの平面図である。
プの平面図である。
この実施例では、上述した製造方法によって、＝ ９−
第２図に示すように、半絶縁性基板１上の絶縁領域５に
よって囲まれた素子形成領域内に、エミッタ電極６とそ
れに自己整合的に配置したベース電極１０とベース電極
１０に自己整合的に配置されたコレクタ電極１２とを備
えた化合物半導体のバイポーラトランジスタが出来る。
よって囲まれた素子形成領域内に、エミッタ電極６とそ
れに自己整合的に配置したベース電極１０とベース電極
１０に自己整合的に配置されたコレクタ電極１２とを備
えた化合物半導体のバイポーラトランジスタが出来る。
なお本発明の実施例においては、絶縁膜として５ｉ０２
膜を用いたが、これに限らすＳｉＮｘ等の窒化膜を用い
ても効果は同じである。
膜を用いたが、これに限らすＳｉＮｘ等の窒化膜を用い
ても効果は同じである。
又、半導体としてはＧａＡｓを用いたものについて述べ
たが、ＧａＡｓに限らすＪｎＰ等の他の化合物半導体で
もよい。
たが、ＧａＡｓに限らすＪｎＰ等の他の化合物半導体で
もよい。
以上説明したように本発明は、ベース電極上に絶縁膜を
設けてベース電極の幅を０．５〜０．２μＩｎという極
めて微細なパターンに形成し、更にコレクタ電極をベー
ス電極に自己整合的に配置することによって、高速・高
周波性の非常に優れた化合物半導体のバイポーラトラン
ジスタを実現出来るという効果がある。
設けてベース電極の幅を０．５〜０．２μＩｎという極
めて微細なパターンに形成し、更にコレクタ電極をベー
ス電極に自己整合的に配置することによって、高速・高
周波性の非常に優れた化合物半導体のバイポーラトラン
ジスタを実現出来るという効果がある。
このことにより、遮断周波数が３００Ｈ以上のバイポー
ラトランジスタの量産化を可能にして価格を低減すると
共に動作周波数２０ Ｇ Ｈ２以上の分周器の集積化が
可能となる。
ラトランジスタの量産化を可能にして価格を低減すると
共に動作周波数２０ Ｇ Ｈ２以上の分周器の集積化が
可能となる。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は本
発明の一実施例を説明するための半導体チップの平面図
、第３図（ａ）〜（ｃ）は従来のバイポーラトランジス
タの製造方法を説明するための工程順に示した半導体チ
ップの断面図である。 １．１′・・・半絶縁性基板、２．２’ 、３．３’
。 ４．４′・・・半導体層、５・・・絶縁領域、６．６′
・・・エミッタ電極、６ａ−・・ＡｕＧｅＮｉ層、７．
７′・・・５ｉ０２膜、８，９・・・ホトレジスト膜、
１０゜１０ ’−・・ベース電極、１０ａ、１０ａ’−
ＡｕＺｎＮｉ層、１ｌ−３ｉ０２膜、１２．１２′・・
・コレクタ電極、１２ａ、１２ａ”−ＡｕＧｅＮｉ層、
１３・・・ホトレジスト膜。 箔２ 図
めの工程順に示した半導体チップの断面図、第２図は本
発明の一実施例を説明するための半導体チップの平面図
、第３図（ａ）〜（ｃ）は従来のバイポーラトランジス
タの製造方法を説明するための工程順に示した半導体チ
ップの断面図である。 １．１′・・・半絶縁性基板、２．２’ 、３．３’
。 ４．４′・・・半導体層、５・・・絶縁領域、６．６′
・・・エミッタ電極、６ａ−・・ＡｕＧｅＮｉ層、７．
７′・・・５ｉ０２膜、８，９・・・ホトレジスト膜、
１０゜１０ ’−・・ベース電極、１０ａ、１０ａ’−
ＡｕＺｎＮｉ層、１ｌ−３ｉ０２膜、１２．１２′・・
・コレクタ電極、１２ａ、１２ａ”−ＡｕＧｅＮｉ層、
１３・・・ホトレジスト膜。 箔２ 図
Claims (1)
- 半絶縁性基板上に順次堆積した一導電型の第１及び反
対導電型の第２の半導体層の上に所定のパターンで一導
電型のエミッタ層及びエミッタ電極を形成する工程、前
記第２の半導体層上に選択的に第１の導体層を形成する
工程、前記エミッタ電極及び前記第１の導体層上に絶縁
膜及び所定のパターンのホトレジスト膜を形成する工程
、該ホトレジスト膜をマスクとして前記絶縁膜及び前記
第１の導体層並びに前記第２の半導体層を異方性並びに
等方性エッチングで順次除去して前記第１の導体層から
なるベース電極を形成する工程及び前記ホトレジスト膜
及び前記ベース電極をマスクとして前記第１の導体層上
にコレクタ電極を形成する工程を含み前記コレクタ電極
を前記ベース電極に自己整合的に形成することを特徴と
するバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271320A JPS63124465A (ja) | 1986-11-13 | 1986-11-13 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271320A JPS63124465A (ja) | 1986-11-13 | 1986-11-13 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63124465A true JPS63124465A (ja) | 1988-05-27 |
| JPH0588541B2 JPH0588541B2 (ja) | 1993-12-22 |
Family
ID=17498409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271320A Granted JPS63124465A (ja) | 1986-11-13 | 1986-11-13 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124465A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5344786A (en) * | 1990-08-31 | 1994-09-06 | Texas Instruments Incorporated | Method of fabricating self-aligned heterojunction bipolar transistors |
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
| US5702958A (en) * | 1994-08-09 | 1997-12-30 | Texas Instruments Incorporated | Method for the fabrication of bipolar transistors |
| JP2002170829A (ja) * | 2000-12-04 | 2002-06-14 | Nec Corp | ヘテロ接合型バイポーラトランジスタ及びその製造方法 |
| JP2011176171A (ja) * | 2010-02-25 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタおよびその製造方法 |
-
1986
- 1986-11-13 JP JP61271320A patent/JPS63124465A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5344786A (en) * | 1990-08-31 | 1994-09-06 | Texas Instruments Incorporated | Method of fabricating self-aligned heterojunction bipolar transistors |
| US5702958A (en) * | 1994-08-09 | 1997-12-30 | Texas Instruments Incorporated | Method for the fabrication of bipolar transistors |
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
| US5729033A (en) * | 1995-06-06 | 1998-03-17 | Hughes Electronics | Fully self-aligned submicron heterojunction bipolar transistor |
| JP2002170829A (ja) * | 2000-12-04 | 2002-06-14 | Nec Corp | ヘテロ接合型バイポーラトランジスタ及びその製造方法 |
| JP2011176171A (ja) * | 2010-02-25 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0588541B2 (ja) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070134A (ja) | ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP3347947B2 (ja) | 半導体装置の製造方法 | |
| JPH0588541B2 (ja) | ||
| JPH09115919A (ja) | 半導体装置及びその製造方法 | |
| JPH0722310A (ja) | 半導体集積回路の製造方法 | |
| JP2001308312A (ja) | Ｉｉｉ−ｖ材料上にダブルヘテロ接合バイポーラトランジスタを製造する方法 | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| EP1134809A2 (en) | Ultra high speed heterojunction bipolar transistor having a cantilivered base | |
| JPH0569297B2 (ja) | ||
| JP3488833B2 (ja) | 電界効果トランジスタの形成方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2835237B2 (ja) | ヘテロ接合半導体集積回路 | |
| KR100818417B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP3161044B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置の製造方法 | |
| KR0146652B1 (ko) | 임시 에미터 전극과 폴리이미드 측벽막을 이용한 자기정렬형 이종접합 바이폴라 트랜지스터의 제작방법 | |
| JP2817191B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2862705B2 (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JP3104282B2 (ja) | 半導体装置の製造方法 | |
| JPH03227527A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0571171B2 (ja) |