JPS631248A - 2値画像の縮小方法 - Google Patents
2値画像の縮小方法Info
- Publication number
- JPS631248A JPS631248A JP14295186A JP14295186A JPS631248A JP S631248 A JPS631248 A JP S631248A JP 14295186 A JP14295186 A JP 14295186A JP 14295186 A JP14295186 A JP 14295186A JP S631248 A JPS631248 A JP S631248A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- picture elements
- values
- added value
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔川 要〕
本発明は、2N画素(Nは自然数)の2値画像を1画素
の2値画像に変換する2値画像の縮小方法において、上
記2値画像の縮小をハードウェアで実現する時には回路
製作を容易にでき、またソフトウェアで実現する時には
プじlダラムを高速かつ小サイズにできるように、上記
2N画素のうちの2N−1個の画素の値を加算して、そ
の結果がN以上の時にrlJとし、N未満の時に「0」
とするようにしたものである。
の2値画像に変換する2値画像の縮小方法において、上
記2値画像の縮小をハードウェアで実現する時には回路
製作を容易にでき、またソフトウェアで実現する時には
プじlダラムを高速かつ小サイズにできるように、上記
2N画素のうちの2N−1個の画素の値を加算して、そ
の結果がN以上の時にrlJとし、N未満の時に「0」
とするようにしたものである。
本発明は、「1」および「0」からなる2値画像の縮小
方法に関する。
方法に関する。
2値画像の縮小は、電子機コの装造工程における各種外
観検査の自動化のための画(3:処理等をυjめとして
、多くの画1象処理の分野で行われ゛(いる。
観検査の自動化のための画(3:処理等をυjめとして
、多くの画1象処理の分野で行われ゛(いる。
一般に、2N画素(Nは自然数)の2値画1象を1画素
の2値画像に変換するijh小方決方法、画像パターン
の密度が上記変換の前後で等しくなることが望ましい。
の2値画像に変換するijh小方決方法、画像パターン
の密度が上記変換の前後で等しくなることが望ましい。
このような方法としては、上記2Nii!ii累のうち
、「1」の画素の故がNより多いとき(すなわちrlJ
の画素の数が「0」の画素の数より多いとき)は「1」
に変換し、−方「1」の画素の数がNより少ないとき(
すなわらrOJの画素の数が「1」の画素の数よりも多
いとき)は「0」に変換し、また「1」の画素の数がN
のとき(すなわち「1」と「0」のi!lii素の数が
互いに等しいとき)は、その組合せの半分を「1」に変
換し、残りの半分を「0」に変換する方法がある。例え
ばN=2とし、4画素を1画素に変換する場合の一例を
第2図に示す。同図では、画素の「黒」を「1」に、「
白」を「0」に対応させており、同図(・])〜(hl
の場合は「0」に、同図(1)〜fplの場合は「1」
に変換する。
、「1」の画素の故がNより多いとき(すなわちrlJ
の画素の数が「0」の画素の数より多いとき)は「1」
に変換し、−方「1」の画素の数がNより少ないとき(
すなわらrOJの画素の数が「1」の画素の数よりも多
いとき)は「0」に変換し、また「1」の画素の数がN
のとき(すなわち「1」と「0」のi!lii素の数が
互いに等しいとき)は、その組合せの半分を「1」に変
換し、残りの半分を「0」に変換する方法がある。例え
ばN=2とし、4画素を1画素に変換する場合の一例を
第2図に示す。同図では、画素の「黒」を「1」に、「
白」を「0」に対応させており、同図(・])〜(hl
の場合は「0」に、同図(1)〜fplの場合は「1」
に変換する。
そこで、第2図に示した画像変換をハードウェアで実現
するときの従来の方法を第3図に示す。
するときの従来の方法を第3図に示す。
ここでは、まず4つの画ff1A、 B、 C,Dに
おける「1」、「0」の組合せが16(=2 )通り
あることに濯み、これらの組合せに対するそれぞれの出
力値「1」もしくはrOJを予めFROMIに焼き付け
て記憶させておく。そして縮小時には、FROMIが上
記画素A、B、C,Dの値をアドレス信号として読込み
、上記記憶された値の中から、上記アドレス信号に対応
する1つの値を出力することより、第2図に示したよう
な変換を行うものである。
おける「1」、「0」の組合せが16(=2 )通り
あることに濯み、これらの組合せに対するそれぞれの出
力値「1」もしくはrOJを予めFROMIに焼き付け
て記憶させておく。そして縮小時には、FROMIが上
記画素A、B、C,Dの値をアドレス信号として読込み
、上記記憶された値の中から、上記アドレス信号に対応
する1つの値を出力することより、第2図に示したよう
な変換を行うものである。
また、上記画像変換をソフトウェアで実現するときの従
来の方法を以下に述べる。その1つとしては、やはり上
述したような16通りの組合せに基づいた変換テーブル
を予め用怠し、このrt’から4つの画素A、B、C,
Dの値に応じた1つの出力値を選択するようにするもの
である。もう1つとしては、画素A、B、C,Dの値を
順次見ていき、各画素の値が「1」か「0」かで場合分
けをし、最終的に1つの出力値を決定するものである。
来の方法を以下に述べる。その1つとしては、やはり上
述したような16通りの組合せに基づいた変換テーブル
を予め用怠し、このrt’から4つの画素A、B、C,
Dの値に応じた1つの出力値を選択するようにするもの
である。もう1つとしては、画素A、B、C,Dの値を
順次見ていき、各画素の値が「1」か「0」かで場合分
けをし、最終的に1つの出力値を決定するものである。
上述したハードウェアを用いた方法では、特に変換前の
画素数2Nが多くなると、それに伴いPROMIも非常
に多くの記1.α容量を必要とするので、上述した焼き
付けの作業が回路を炸裂する上で大きな負担となった。
画素数2Nが多くなると、それに伴いPROMIも非常
に多くの記1.α容量を必要とするので、上述した焼き
付けの作業が回路を炸裂する上で大きな負担となった。
また、ソフトウェアを用いた方法では、プログ゛ラムサ
イズが大きくなり、その実行に多くの時間がかかってし
まうという問題点があった。
イズが大きくなり、その実行に多くの時間がかかってし
まうという問題点があった。
本発明は、上記問題点に鑑み、より簡単に、かつ短時間
で行うことのできる2値画像の縮小方法を提供すること
を目的とする。
で行うことのできる2値画像の縮小方法を提供すること
を目的とする。
本発明は、2Nii!i素のうちの2N−1個の画素の
値を加算し、その結果がN以上の時に「1」に変換し、
N未満の時に「0」に変換するようにすることを特徴と
する。
値を加算し、その結果がN以上の時に「1」に変換し、
N未満の時に「0」に変換するようにすることを特徴と
する。
(1) 2Nii!ii素において、「1」の画素の
数がN千1以上のとき(即らrlJの画素の数が「0」
の画素の数よりも多いとき)、任Δの2N−1個の画素
における「1」の画素の数は、N以上になる。
数がN千1以上のとき(即らrlJの画素の数が「0」
の画素の数よりも多いとき)、任Δの2N−1個の画素
における「1」の画素の数は、N以上になる。
+212N画素において、「1」の画素の数がN−1以
下のとき(即ち「0」の画素の数が「1」の画素の数よ
りも多いとき)、任Δの2N−1個の画素における「1
」の画素の数は、N未満になる。
下のとき(即ち「0」の画素の数が「1」の画素の数よ
りも多いとき)、任Δの2N−1個の画素における「1
」の画素の数は、N未満になる。
(3)2Nii!ii素において、「1」の画素の数が
Nのとき(IfIIら「1」と「0」の画素の数が互い
に等しいとき)、任悉の2N−1個の画素における「1
」の画素の数は、NのときとN−1のときの2通りがあ
り、それらの組合せの数は互いに等しい。
Nのとき(IfIIら「1」と「0」の画素の数が互い
に等しいとき)、任悉の2N−1個の画素における「1
」の画素の数は、NのときとN−1のときの2通りがあ
り、それらの組合せの数は互いに等しい。
従って、上記(1)〜(3)を考慮して、上記2N−1
個の画素の値を加算した結果が単にN以上かN未満かで
それぞれrlJ、rOJに変換しさえすれば、変換前後
における画像パターン密度の等しい、正しい縮小が可能
となる。
個の画素の値を加算した結果が単にN以上かN未満かで
それぞれrlJ、rOJに変換しさえすれば、変換前後
における画像パターン密度の等しい、正しい縮小が可能
となる。
このような本発明の縮小方法は、単にデータを加算する
段階とその結果を比較する段階とからなっているため、
ハードウェアで実現する場合であっても、ソフトウェア
で実現する場合であっても、その構成は簡単になり、短
時間の処理が可能になる。
段階とその結果を比較する段階とからなっているため、
ハードウェアで実現する場合であっても、ソフトウェア
で実現する場合であっても、その構成は簡単になり、短
時間の処理が可能になる。
(実 施 例)
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第1図は、本発明の一実施例をハードウェアで実現する
場合を示す構成図である。同図に示したのは、例えばN
=2とし、4 (=2N>画素を1画素に変換する場合
の一例である。
場合を示す構成図である。同図に示したのは、例えばN
=2とし、4 (=2N>画素を1画素に変換する場合
の一例である。
まず、4つの画素人、B、C,Dのうちの任意の3 (
=2N−1)画素A、 I3. Cの値(「1」もしく
は「0」)を加WDl 1で加算し、その結果を比較器
12に与える。次に比較器12では、上記加算結果を2
(=N)と比較して、2以上の時に「1」を出力し、
2未満の時に「0」を出力する。この出力値(「1」も
しくは「0」)を、変換後の画素Eの値とする。
=2N−1)画素A、 I3. Cの値(「1」もしく
は「0」)を加WDl 1で加算し、その結果を比較器
12に与える。次に比較器12では、上記加算結果を2
(=N)と比較して、2以上の時に「1」を出力し、
2未満の時に「0」を出力する。この出力値(「1」も
しくは「0」)を、変換後の画素Eの値とする。
すると、上記画素Δ、L’、、C,Dが、第2図(d)
〜(hlに示したパターンのいずれかであるときには、
加算器11の出力は2未満(0もしくは1)となるため
、比較に12の出力はrOJとなる。−方、画素Δ、B
、C,Dが第2図(I)〜(ρ)に示したパターンのい
ずれかであるときには、加算器11の出力は2以上(2
もしくは3)となるため、比較器12の出力は「1」と
なる。このことより、変換前後における画像パターンの
密度は互いに等しく、よって正しい縮小が行われること
がわかる。
〜(hlに示したパターンのいずれかであるときには、
加算器11の出力は2未満(0もしくは1)となるため
、比較に12の出力はrOJとなる。−方、画素Δ、B
、C,Dが第2図(I)〜(ρ)に示したパターンのい
ずれかであるときには、加算器11の出力は2以上(2
もしくは3)となるため、比較器12の出力は「1」と
なる。このことより、変換前後における画像パターンの
密度は互いに等しく、よって正しい縮小が行われること
がわかる。
なお、加算511で加算される画素は八、B。
Cに限らず、任意の3画素であればよい。
また、上記の例ではN=2の場合を示したが、Nにはす
べての自然数力く適用される。−多投に2N画素を1画
素に変換する場合には、加算器11で2N−1個の画素
の値を加算し、その加算結果を比較器12でNと比較し
て、Nlu上であれば「1」、N未満であれば「0」と
する。
べての自然数力く適用される。−多投に2N画素を1画
素に変換する場合には、加算器11で2N−1個の画素
の値を加算し、その加算結果を比較器12でNと比較し
て、Nlu上であれば「1」、N未満であれば「0」と
する。
このように本実施例をハードウェアで実現するのに、R
OMが不要であるぽかりか、Nが増えても加算器11と
比較器12はそれぞれ1個しか必要としないので、回路
+ル成が簡単で済む。
OMが不要であるぽかりか、Nが増えても加算器11と
比較器12はそれぞれ1個しか必要としないので、回路
+ル成が簡単で済む。
更に本実施例をソフトウェアで実現するには、単にデー
タ(「1」もしくは「0」)を加算するステップとその
加算結果を比較するステップとを備えればよく、前述し
たような変換テーブルや多段階の場合分は等を全く必要
としない。よって、実行速度が向上し、プロゲラJ・サ
イズも小さくて済む。
タ(「1」もしくは「0」)を加算するステップとその
加算結果を比較するステップとを備えればよく、前述し
たような変換テーブルや多段階の場合分は等を全く必要
としない。よって、実行速度が向上し、プロゲラJ・サ
イズも小さくて済む。
本発明によれば、ハードウェアで実現する場合であって
も、例えば11[!itの加算器と1個の比較器があれ
ば簡単に実現でき、ROMを特には必要としないので、
焼付は等の作業が不要になる。更には、ソフトウェアで
実現する場合であっても、変換テーブルや場合分けを必
要としないので、実行速度が向上し、プログラムサイズ
も小さくなる。
も、例えば11[!itの加算器と1個の比較器があれ
ば簡単に実現でき、ROMを特には必要としないので、
焼付は等の作業が不要になる。更には、ソフトウェアで
実現する場合であっても、変換テーブルや場合分けを必
要としないので、実行速度が向上し、プログラムサイズ
も小さくなる。
【図面の簡単な説明】
第1図は、本発明の一実施例をハードウェアで実現する
場合を示す構成図、 第°2図は、4 (=2X2)画素を1画素に変換する
場合において、その変換前後で画像パターン密度が均一
になるようにした一般的な縮小例を示す図、 第3図は、従来の方法をハードウェアで実現する場合を
示す構成図である。 11・・・加′W″5. 12・・・比較器。
場合を示す構成図、 第°2図は、4 (=2X2)画素を1画素に変換する
場合において、その変換前後で画像パターン密度が均一
になるようにした一般的な縮小例を示す図、 第3図は、従来の方法をハードウェアで実現する場合を
示す構成図である。 11・・・加′W″5. 12・・・比較器。
Claims (1)
- 2N画素(Nは自然数)の2値画像を1画素の2値画像
に変換する2値画像の縮小方法において、前記2N画素
のうちの2N−1個の画素の値を加算し、その結果がN
以上の時に「1」とし、N未満のときに「0」とする2
値画像の縮小方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14295186A JPS631248A (ja) | 1986-06-20 | 1986-06-20 | 2値画像の縮小方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14295186A JPS631248A (ja) | 1986-06-20 | 1986-06-20 | 2値画像の縮小方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS631248A true JPS631248A (ja) | 1988-01-06 |
| JPH0446498B2 JPH0446498B2 (ja) | 1992-07-30 |
Family
ID=15327443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14295186A Granted JPS631248A (ja) | 1986-06-20 | 1986-06-20 | 2値画像の縮小方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS631248A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139326A (en) * | 1978-04-20 | 1979-10-29 | Matsushita Graphic Communic | Video signal processor |
| JPS54149803A (en) * | 1978-05-16 | 1979-11-24 | Toshiba Corp | Rotary electric machine winding |
| JPS6039977A (ja) * | 1983-08-15 | 1985-03-02 | Oki Electric Ind Co Ltd | 画像縮小方式 |
-
1986
- 1986-06-20 JP JP14295186A patent/JPS631248A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139326A (en) * | 1978-04-20 | 1979-10-29 | Matsushita Graphic Communic | Video signal processor |
| JPS54149803A (en) * | 1978-05-16 | 1979-11-24 | Toshiba Corp | Rotary electric machine winding |
| JPS6039977A (ja) * | 1983-08-15 | 1985-03-02 | Oki Electric Ind Co Ltd | 画像縮小方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0446498B2 (ja) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60151789A (ja) | 多機能画像処理プロセツサ | |
| JPS631248A (ja) | 2値画像の縮小方法 | |
| JPS6353586B2 (ja) | ||
| JPH01288974A (ja) | 画像処理方法 | |
| JP3706413B2 (ja) | 画像合成方法 | |
| JP2500881B2 (ja) | 色差信号のクリップ回路 | |
| JPH0632449B2 (ja) | Y/c分離回路 | |
| JPS5937770A (ja) | 画像縮小装置 | |
| JPH0447380A (ja) | 画素補正方法 | |
| JPH01156879A (ja) | パターンマッチング回路 | |
| JPH03258184A (ja) | Y/c分離回路 | |
| JPS60117967A (ja) | 画像処理装置 | |
| JP2005301665A (ja) | データ処理装置、及び、データ処理方法 | |
| JP2002189589A (ja) | 分布乱数生成方法及び回路 | |
| JPS592164A (ja) | 画像入力装置 | |
| JPH0213876B2 (ja) | ||
| JPH02128575A (ja) | 画像処理装置 | |
| JPS59211137A (ja) | 比較方式 | |
| JPS62175083A (ja) | カラ−画像の画像処理装置 | |
| JPS5969863A (ja) | 画像変換装置 | |
| JPH08314695A (ja) | デジタル加算回路 | |
| JPH01305662A (ja) | 画像縮小処理器 | |
| JPH02132965A (ja) | 画像処理装置 | |
| JPH0371376A (ja) | 表色系変換装置 | |
| JPH0355968A (ja) | 画像の2値化方式 |