JPS63127352A - 共通バス転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 チャネル制御装置にメモリから読出したデータを複数蓄
積するデータバッファを設け、入出力制御装置からのデ
ータ転送要求に対して、そのデータがデータバッファに
存在する時は、メモリをアクセスすることなく、そのデ
ータをデータバッファから入出力制御装置に共通バスを
介して転送し、メモリのアクセス回数を低減して、共通
バス転送の高速化と、メモリバスの有効利用とを図るも
のである。

〔産業上の利用分野〕

本発明は、中央処理装置とメモリとチャネル制御装置と
がメモリバスを介して接続され、そのチャネル制御装置
と複数の入出力制御装置とが共通バスを介して接続され
たシステムに於いて、共通バスを介してデータ転送要求
の入出力制御装置にデータを転送する共通バス転送制御
方式に関するものである。

各種のデータ処理システムに於いては、中央処理装置と
メモリとチャネル制御装置とがメモリバスを介して接続
され、チャネル制御装置に、共通バスを介して複数の入
出力制御装置が接続され、各入出力制御装置に、磁気デ
ィスク装置、プリンタ、表示装置等の各種の入出力装置
がそれぞれ接続された構成を有するものであり、中央処
理装置はメモリバスを介してメモリをアクセスしてデー
タ処理を行い、チャネル制御装置は、例えば、先行読取
りを行ってメモリから読出したデータをバッファに蓄積
し、入出力制？ＩＩＩ装置からのデータ転送要求により
そのデータを共通バスを介して転送するものである。そ
の場合、メモリバスを有効に利用して中央処理装置の処
理能力の向上を図ることが要望されている。

〔従来の技術〕

従来のデータ処理システムは、例えば、第４図に示すよ
うに、中央処理装置（ＣＣ）２１と、メモリ　（ＭＭ）
２２と、チャネル制御装置（ＣＨＣ）２３とがメモリバ
ス２４を介して接続され、チャネル制御装置２３と共通
バス２５を介して複数の入出力制御装置（ＩＯＣ）２６
が接続され、チャネル制御装置２３には１デ一タ分のバ
ッファ（ＢＦ）２７が設けられている。又入出力制御装
置２６には図示を省略した磁気ディスク装置、プリンタ
、表示装置等の各種の入出力装置が接続される。

チャネル制御装置２３は、メモリバス２４の使用権を獲
得してメモリ２２をアクセスし、読出したデータをバッ
ファ２７に一時蓄積し、専有したメモリバス２４を開放
する。そして、データ転送要求入出力制御装置２６にバ
ッファ２７から共通バス２５を介してデータを転送する
。

処理能力を向上させる為、中央処理装置２１を３２ビツ
ト・プロセッサとした場合、メモリ２２と接続されるメ
モリバス２４は３２ビツト幅のものとなる。又入出力制
御装置２６には、中央処理装置２１程の処理能力は要求
されない為、１６ビツトのプロセッサを採用した場合、
共通バス２５は１６ビツト幅を有するものとなり、メモ
リ２２から読出した３２ビツトのデータがバッファ２７
に一時蓄積され、その３２ビツトのデータの上位１６ビ
ツト或いは下位１６ビツトのデータが、入出力制御装置
２６からのデータ転送要求に対応して選択され、バッフ
ァ２７から共通バス２５に送出される。

又チャネル制御装置２３は、命令の先行読出機能を有す
るものであり、人出力制御装置２６が要求する命令が格
納されるメモリ２２のアドレスの次のアドレスに格納さ
れる命令を予め読出して、バッファメモリに格納するこ
とによって、チャネル制御装置２３と入出力制御装置２
６との間のデータ転送を高速化している。

〔発明が解決しようとする問題点〕

成る１台の入出力制御装置２６からのデータ転送要求が
連続してチャネル制御装置２３に加えられる場合、一般
には連続したアドレスにそれらのデータが存在する場合
が多いものである。例えば、メモリ２２から読出した３
２ビツトのデータを一部バッファ２７に蓄積し、第１回
目のデータ転送要求によりその上位１６ビツトを共通バ
ス２５に送出し、第２回目のデータ転送要求により下位
１６ビツトを共通バス２５に送出すれば済む場合が多い
ものである。このような場合は、入出力制鍵装置からの
２回のデータ転送要求に対して、メモリアクセスは１回
で済むことになる。

これに対して、複数の入出力制御装置が交互にデータ転
送要求を行った場合、それぞれが要求するデータが連続
したアドレスに存在することは殆どなく、従って、デー
タ転送要求毎にメモリ２２をアクセスし、読出した３２
ビツトのデータをメモリバス２４を介してバッファ２７
に一時蓄積し、その上位１６ビツト或いは下位１６ビツ
トをデータ転送要求に従って共通バス２５に送出するこ
とになる。このように、データ転送要求毎にメモリバス
２４をチャネル制御装置２３が専有するので、中央処理
装置２１でメモリバス２４を、専有する時間が短くなり
、処理能力が低下する場合がある。このような問題点は
、チャネル制御装置２３が命令の先行読出しを行う場合
も同様である。

本発明は、チャネル制御装置によるメモリバスの専有時
間を短くし、中央処理装置の処理能力の向上を図ると共
に、共通バス２５の転送速度を向上することを目的とす
るものである。

〔問題点を解決するための手段〕

本発明の共通バス転送制御方式は、チャネル制御装置に
複数データを蓄積できるデータバッファを設けて、複数
の入出力制御装置からのデータ転送要求に対処するもの
であり、第１図を参照して説明する。

プロセッサ（ＣＣ）１とメモリ　（ＭＭ）２とチャネル
制御装置（ＣＨＣ）３とがメモリバス４を介して接続さ
れ、チャネル制御装置３は、入出力制御装置（ＩＯＣ）
６が要求する命令の先行読出しを行うことができるもの
であり、このチャネル制御部Ｗ３に、メモリバス４のバ
ス幅例えば３２ビツト幅より狭いバス幅例えば１６ビツ
ト幅の共通バス５を介して複数の入出力制御装置６が接
続され、メモリ２から読出したデータを、チャネル制御
装置３から共通バス５を介して入出力制御装置６に転送
する方式に於いて、チャネル制御装置３に、メモリ２の
アクセスアドレスと読出データとを対応させて記憶する
領域を複数有するアドレスバッファ　（ＡＤＢ）７及び
データバッファ　（ＤＢ）８と、アドレス比較を行う比
較部９と、データバッファ８の使用履歴を記録する使用
履歴制御部ｌＯとを設ける。

チャネル制御装置３は、入出力制御装置６からの要求デ
ータのアドレスと、アドレスバッファ７に記憶されたア
ドレスとを比較部９により比較し、比較一致の場合に、
その比較一致アドレスに対応する使用履歴を最新使用に
更新し、且つ対応するデータバッファ８の領域からのデ
ータを、データ転送要求入出力制御装置に共通バス５を
介して転送する。又比較不一致の場合は、データ転送要
求のアドレスに従ってメモリ２からデータを読出し、そ
のデータを、使用履歴制御部１０によって示されるデー
タバッファ８の例えば最古使用の領域に書込み、そのデ
ータを共通バス５を介してデータ転送要求入出力制御装
置へ転送し、又使用履歴制御部１０の最古使用であった
使用履歴を最新使用に更新する。

〔作用〕

チャネル制御装置３に於けるデータバッファ８とアドレ
スバッファ７とに、入出力制御装置６からのデータ転送
要求によってメモリ２から読出したデータと、そのアド
レスとを対応させて記憶させるものである。又使用履歴
制御部１０は、アドレスバッファ７と対応したデータバ
ッファ８の領域の使用履歴を記憶しているもので、メモ
リ２からデータを読出した時には、データバッファ８の
領域対応の使用履歴に従ってそのデータを書込むもので
、例えば、最古使用の領域にそのデータを書込むように
制御するものである。そして、その領域については最新
使用に更新し、最新使用の領域は最新から２番目使用に
更新し、以下同様に更新する。

入出力制御装置６からのデータ転送要求に対して、その
アドレスと、アドレスバッファ７に記憶されたアドレス
とを比較部９に於いて比較し、比較一致の場合は、要求
するデータがデータバッファ８に存在することになるか
ら、メモリ２をアクセスすることなく、対応する使用履
歴を最新使用に更新し、データバッファ８から直ちにデ
ータを読出して共通バス５に送出する。

又アドレス比較の結果、不一致の場合は、要求するデー
タがデータバッファ８に存在しないので、メモリ２をア
クセスしてデータを読出す。このデータは、使用履歴制
御部１０の制御に従ってデータバッファ８に書込まれ、
それに対応するアドレスがアドレスバッファ７に書込ま
れる。又データバッファ８の領域の使用履歴が更新され
る。例えば、使用履歴の古いものから順次破棄されて、
その領域に読出されたデータが書込まれる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第１図は本発明の実施例のブロック図であり、ｌは中央
処理装置（ＣＣ）、２はメモリ　（ＭＭ）、３はチャネ
ル制御装置（ＣＨＣ）　、４はメモリバス、５は共通バ
ス、６は入出力制御装置（１０Ｃ）、７はアドレスバッ
ファ　（ＡＤＢ）　、８はデータバッファ　（ＤＢ）、
９は比較部、１０は使用履歴制御部である。

中央処理装置１とメモリ２とチャネル制御装置３とを接
続するメモリバス４は、例えば、３２ビツト幅であり、
チャネル制御装置３と複数の人出力制御装置６とを接続
する共通バス５は、例えば、１６ビツト幅である。各入
出力制御装置６には図示を省略した磁気ディスク装置、
プリンタ、表示装置等の各種の入出力装置が接続される
。

チャネル制御装置３に、入出力制御装置６からの要求に
よりメモリ２をアクセスするアドレスと、そのアドレス
から読出されたデータとを対応させて記憶する領域を？
１数有するアドレスバッファ７とデータバッファ８とを
設け、更に、このアドレスバッファ７内のアドレスと、
入出力制御装置６から要求されたアドレスとを比較する
比較部９と、データバッファ８の各領域の使用履歴を記
憶し、その記録に従ってデータバッファ８を制御する使
用履歴制御部１０とを設ける。

入出力制御装置６からのデータ転送要求に対して、チャ
ネル制御装置３は、アドレスバッファ７に記憶されたア
ドレスと、要求データのメモリアドレスとを比較部９に
於いて比較する。比較−敗の場合は、要求データがデー
タバッファ８に記憶されていることを示すので、比較一
致したアドレス対応のデータバッファ８の領域の使用履
歴を最新使用に更新し、且つデータを読出し、そのデー
タを共通バス５を介してデータ転送要求入出力制御装置
６に転送する。従って、メモリ２をアクセスしないで、
データバッファ８から読出したデータを転送することが
できるので、メモリバス４を使用しないで済むことにな
る。

又比較不一致の場合は、データバッファ８に要求データ
が記憶されていないことを示すので、チャネル制御装置
３は、中央処理装置１にメモリバス４の使用要求を行い
、そのメモリバス４を専有してメモリ２をアクセスする
。それによって読出されたデータを、使用履歴制御部１
０によって示されるデータバッファ８の例えば最古使用
領域に書込み、且つそのデータを共通ハス５を介してデ
ータ転送要求入出力制御装置６に転送する。そして、デ
ータバッファ８に書込んだ領域対応のアドレスバッファ
７の領域にメモリアドレスを書込み、使用履歴制御部１
０の領域対応の使用履歴を最新使用に更新する。

第２図は本発明の実施例の動作説明図であり、メモリ２
のアドレスＡｉ　　（＋＝１．２，３．　　・・・）に
、上位１６ビツトのデータＤｉａと、下位１６ビツトの
データＤｉｂとの合計３２ビツトのデータがそれぞれ格
納され、アドレスバッファ７の領域＃１．＃２．　　・
・・＃ｍにそれぞれアドレスＡ　Ｉ　、　Ａ　４．　Ａ
　２．　　・・・Ａｋカ記４．１すｈ、そのアドレス対
応のデータＤｌａ、Ｄｌｂ、　　・・・Ｄｋａ、Ｄｋｂ
がデータバッファ８に記憶されている場合に、入出力制
御装置６からデータ転送要求がチャネル制御装置３に加
えられ、要求データのアドレスが実線枠で示すように、
Ａｌｂ（Ａｌｂは、メモリアドレスＡ１のデータの下位
１６ビツトのデータＤｌｂを要求することを示し、Ａｌ
ｂ（又はＡｌａ）のｂ（又はａ）は、３２ビツトのデー
タのうち、下位（又は上位）を示す〕の時、比較部９に
於いては、このアドレス最下位ビソトｂを除くアドレス
Ａｔとアドレスバッファ７に記憶されたアドレスとを比
較する。

この場合、アドレスバッファ７の＃１領域に記憶された
アドレスＡ１と一致するので、比較部９は、このアドレ
スバッファ７の＃ｌ領域に対応する使用履歴を最新使用
に更新し、＃１領域に対応するデータバッファ８の＃１
領域から、アドレス最下位ビットｂにより示される下位
１６ビツトのデータＤｌｂを読出し、実線で示すように
共通バス５を介してデータ転送要求入出力制御装置６へ
転送する。従って、メモリバス４を使用することなく、
データ転送要求があった入出力制御装置６ヘデータを直
ちに転送することができる。

又他の入出力制御装置６からデータ転送要求がチャネル
制御装置３に加えられ、要求データのアドレスが点線枠
で示すようにＡ３ａの場合、前述の場合と同様に、比較
部９に於いてこのアドレスＡ３ａのうちのＡ３と、アド
レスバッファ７に記憶されているアドレスとを比較する
。そして、この場合に、比較一致するアドレスが記憶さ
れていないとすると、メモリバス４を専有し、メモリ２
のアドレスＡ３からデータＤ３ａ、Ｄ３ｂを読出し、使
用履歴制御部１０によるデータバッファ８の最古使用の
領域にそのデータＤ３ａ、Ｄ３ｂを書込み、アドレスＡ
３ａのａに対応して上位１６ビツトのデータＤ３ａを点
線で示すように、共通バス５を介してデータ転送要求入
出力制御装置６へ転送する。

この場合、最古使用の領域が＃２であるとすると、デー
タＤ４ａ、Ｄ４ｂが記憶されていた領域に、今回読出さ
れたデータＤ３ａ、Ｄ３ｂが書込まれ、又アドレスバッ
ファ７の＃２領域にアドレスＡ３が書込まれる。又使用
履歴制御部１０の＃２領域の最古使用の履歴を最新使用
に更新する。

このように上位１６ビツトのデータＤ３ａを人出力制御
装置６が要求し、次に他の入出力制御装置が他のデータ
を要求した後、再び先の入出力制御装置６が連続したア
ドレスのデータとして、下位１６ビツトのデータＤ３ｂ
を要求する場合が多いものであり、この場合には、デー
タバッファ８に下位１６ビツトのデータＤ３ｂが記憶さ
れているので、メモリ２をアクセスすることなく、直ち
にそのデータＤ３ｂを共通バス５を介して転送すことが
できる。

第３図は使用履歴制御部の動作説明図であり、バッファ
領域が＃１〜＃５の場合に、各領域対応にＬ１〜Ｌ５の
５段のシフトレジスタから構成し、使用履歴は、“１”
のシフト位置で表し、１段目の“ｌ”を最新使用（１）
、５段目の“１”を最古使用（５）とする。

（ａ）は初期状態の一例で、バッファ領域＃１から順次
バッファ領域＃５までデータが書込まれた場合を示す。

即ち、使用されたバッファ領域対応のシフトレジスタに
“ｌ”が順次シフトされ、使用履歴としては、バッファ
領域＃１が最古使用（５）となり、バッファ領域＃５が
最新使用（１）となっている場合を示す。

（ａｌの状態に於いて、最古使用（５）の領域を使用す
るものであるが、それ以外の例えばバッファ領域＃３が
使用された場合、使用を示す“１”を＃３対応のシフト
レジスタに加えると共に、その＃３対応のシフトレジス
タの３段目Ｌ３に“１”がシフトされているので、この
“１”が存在する３段目Ｌ３までを各シフトレジスタの
シフト範囲として１ビツトシフトを行わせる。それによ
って（ｂ）に示す状態となり、＃１．＃２の使用履歴は
変わらず、＃３は（３）から最新使用の（１）に更新さ
れ、＃４、＃５は、使用履歴が（２）から（３）へ、又
（１）から（２）へ更新される。

（ｂ）の状態に於いて、最古使用（５）のバッファ領域
＃１を使用した場合、又は新しいアドレスをバッファに
加える場合、＃ｌ対応のシフトレジスタの５段目に“ｌ
”が存在するので、シフト範囲は５段目までとなり、（
ｂ）の状態からそれぞれ１ビツトシフトされて、（Ｃ）
に示す状態となる。従って、バッファ領域＃１は最新使
用（１）となり、バッファ領域＃２は最古使用（５）と
なる。

バッファの使用履歴制御は、他の手段でも実現すること
が可能であるが、この実施例は、バッファ領域対応のシ
フトレジスタのシフト制御によってバッファ領域の使用
履歴を記録することができるものであり、最新使用（１
）や最古使用（５）はシフトレジスタの“１”の位置で
節単に判断することができるから、使用履歴の記録及び
バッファ制御の高速化を図ることができる。

又メモリハス４や共通バス５のハス幅は、前述の実施例
にのみ限定されるものではなく、システムに対応して種
々の組合せを採用することができるものである。

〔発明の効果〕

以上説明したように、本発明は、共通バス５を介してチ
ャネル制御装置３と複数の入出力制御装置６とが接続さ
れ、入出力制御装置６からのデータ転送要求、又はチャ
ネル制御装置３が入出力制御装置６の要求する命令をメ
モリ２から先行読出しする機能を有する場合、アドレス
バッファ７に記憶されたアドレスと、要求データのアド
レスとを比較部９で比較し、比較一致の場合には、対応
する使用履歴制御部１０の使用履歴を更新し、データバ
ッファ８に記憶されているデータを、データ転送要求入
出力制御装置６に共通バス５を介して転送する。又比較
不一致の場合は、メモリ２をアクセスしてデータを読出
し、そのデータをデータバッファ８に、且つアドレスを
アドレスバッファ７にそれぞれ対応させて記憶し、その
データをデータ転送要求入出力制御装置６に共通バス５
を介して転送し、使用履歴制御部１０に於ける使用履歴
を更新するものであり、複数の入出力制御装置から交互
にデータ転送要求があった場合に、データバッファ８に
記憶されているデータについて要求される場合が比較的
多くなることから、チャネル制御装置３によるメモリバ
ス４の使用頻度が少なくなり、中央処理装置１の処理速
度が向上する利点がある。又データバッファ８に要求デ
ータが存在する場合は、データ転送処理が高速化される
利点がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２同第 は本発明の実施例の動作説明図、帯３図は使用履歴制御
部の動作説明図、第４図は従来例の説明図である。 ■は中央処理装置（ＣＣ）　、２はメモリ（ＭＭ）、３
はチャネル制御装置（ＣＨＣ）　、４はメモリバス、５
は共通バス、６は入出力制御装置（ＩＯＣ）、７はアド
レスバッファ　（ＡＤＢ）　、８はデータバッファ　（
ＤＢ）　、９は比較部、１０は使用履歴制御部である。

Claims (1)

1. 【特許請求の範囲】 プロセッサ（１）とメモリ（２）とチャネル制御装置（
   ３）とがメモリバス（４）を介して接続され、前記チャ
   ネル制御装置（３）に共通バス（５）を介して複数の入
   出力制御装置（６）が接続され、前記メモリ（２）から
   のデータを前記チャネル制御装置（３）を介して前記入
   出力制御装置（６）に前記共通バス（５）を介して転送
   する共通バス転送制御方式に於いて、 前記チャネル制御装置（３）に、前記メモリ（２）のア
   クセスアドレスと読出データとを対応させてそれぞれ記
   憶するアドレスバッファ（７）及びデータバッファ（８
   ）と、アドレス比較を行う比較部（９）と、前記データ
   バッファ（８）の使用履歴を記録する使用履歴制御部（
   １０）とを設け、 該チャネル制御装置（３）は、前記入出力制御装置（６
   ）からのデータ転送要求のアドレスと、前記アドレスバ
   ッファ（７）に記憶されたアドレスとを前記比較部（９
   ）により比較し、 比較一致の場合は、比較一致アドレスに対応する前記使
   用履歴制御部（１０）の使用履歴を更新し、前記データ
   バッファ（８）のデータを、前記共通バス（５）を介し
   てデータ転送要求入出力制御装置（６）に転送し、 比較不一致の場合は、前記データ転送要求のアドレスに
   従って前記メモリ（２）からデータを読出し、該データ
   を、前記使用履歴制御部（１０）による制御に従って前
   記データバッファ（８）に書込み、且つ該データを前記
   共通バス（５）を介してデータ転送要求入出力制御装置
   （６）に転送し、前記使用履歴制御部（１０）の使用履
   歴を更新する ことを特徴とする共通バス転送制御方式。