JPS63130471U - - Google Patents
Info
- Publication number
- JPS63130471U JPS63130471U JP2130487U JP2130487U JPS63130471U JP S63130471 U JPS63130471 U JP S63130471U JP 2130487 U JP2130487 U JP 2130487U JP 2130487 U JP2130487 U JP 2130487U JP S63130471 U JPS63130471 U JP S63130471U
- Authority
- JP
- Japan
- Prior art keywords
- elevator
- memory
- processing unit
- central processing
- electrically erasable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Description
第１図は、本考案の一実施例の制御用マイクロ
コンピユータのＥＥＰＲＯＭ書き換えシステム構
成図、第２図はＲＯＭ，ＲＡＭのＲＯＭマツプＲ
ＡＭマツプ、第３図は、第１図に示す外部マイク
ロコンピユータのＲＯＭに格納するプログラムの
フローチヤートである。 １……制御用マイクロコンピユータ、２……中
央演算処理装置（ＭＰＵ）、３……電気的消去書
き込み可能なメモリ（ＥＥＰＲＯＭ）。
コンピユータのＥＥＰＲＯＭ書き換えシステム構
成図、第２図はＲＯＭ，ＲＡＭのＲＯＭマツプＲ
ＡＭマツプ、第３図は、第１図に示す外部マイク
ロコンピユータのＲＯＭに格納するプログラムの
フローチヤートである。 １……制御用マイクロコンピユータ、２……中
央演算処理装置（ＭＰＵ）、３……電気的消去書
き込み可能なメモリ（ＥＥＰＲＯＭ）。
Claims (1)
- 【実用新案登録請求の範囲】 多階床間を走行するエレベータにおいて、 電気的に消去書き込み可能なメモリと、中央演
算処理装置と、バス制御権を解放する回路とを備
え前記メモリを書き変えるデータ書き込み装置と
接続可能にしたことを特徴とするエレベータ制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130487U JPS63130471U (ja) | 1987-02-18 | 1987-02-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130487U JPS63130471U (ja) | 1987-02-18 | 1987-02-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63130471U true JPS63130471U (ja) | 1988-08-25 |
Family
ID=30817624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2130487U Pending JPS63130471U (ja) | 1987-02-18 | 1987-02-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63130471U (ja) |
-
1987
- 1987-02-18 JP JP2130487U patent/JPS63130471U/ja active Pending