JPS63133003A

JPS63133003A - 長さ・速度測定装置

Info

Publication number: JPS63133003A
Application number: JP28005786A
Authority: JP
Inventors: Tomiyoshi Yoshida; 吉田　富省; Hiroshi Kitajima; 博史北島; Nobuo Nakatsuka; 中塚　信雄; Maki Yamashita; 山下　牧
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1986-11-25
Filing date: 1986-11-25
Publication date: 1988-06-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉この発明は、移動物体の長さや変位（以下、単に「長さ
」という）、さらにはその速度を非接触で測定するのに
用いられる長さ・速度測定装置に関する。

〈従来の技術〉従来この種装置として、スペックルパターンを利用した
計測装置が存在する。

第１５図はその原理を示し、速度■で移動する物体２に
レーザ光１が照射されている。この物体２での反射光は
散乱して空間に広がるが、この散乱光はレーザ光１のコ
ヒーレンス性により明暗の鮮明なスペックルパターンと
なる。このスペックルパターンは前記物体２の移動と同
時に移動し、この移動するスペックルパターンが移動方
向に沿って並ぶ第１．第２の各受光器３．４で検出され
る。

各受光器３．４はそれぞれ受光信号をアナログ電気量に
変換し、この電気信号は比較回路で２値化されて２値化
信号となる。この場合、第２の受光器４により得る２値
化信号（以下、「遅れ信号」という）は第１の受光器３
により得る２値化信号（以下、「先行信号」という）に
対しある遅れ時間τ４だけ遅れて検出されることになる
。

かくして先行信号は第１６図に示す如く、Ｎ１ビット分
だけメモリ５に、また遅れ信号の方はＮ２ビット分（た
だしＨｚ　＞Ｎ、）だけ他のメモリ６に、それぞれある
サンプル周期Ｔで同時に取り込まれた後、一致判別回路
７により先行信号の各ビットデータと遅れ信号の所定の
各ビットデータとが比較されて各データ内容の一致、不
一致が判別される。

この場合にまず先行信号の１〜Ｎ、ビット目のデータと
遅れ信号の１〜Ｎ１ビツト目のデータとの一致判別が行
われる。その結果、データ内容が一致したビット数をカ
ウンタ８で計数することで、−成度数（相関度数）Ｘが
求められる。この値Ｘはメモリ６の時間シフトがゼロの
とき（図中、Ｋ＝Ｏで示す）の相関値を意味する。

つぎにメモリ５の１〜Ｎ、ビット目のデータとメモリ６
の２〜（Ｎ＋＋１）ビット目のデータとの間の一致判別
が行われ、その−成度数Ｘ、すなわちメモリ６の時間シ
フトがＴのとき（Ｋ＝１）の相関値がカウンタ８の計数
動作により求められる。

以下同様にして、時間シフトがＴＸｊ（ただしｊ・０，
１，２．・・・・）のときの相関値が求められ、その結
果、第１７図に示すように相関ピークＰをもつ相関曲線
９が得られる。そしてこの相関曲線９によって前記相関
ピークＰまでの遅れ時間τ、が求められ、例えばこの遅
れ時間τ４をつぎの０式に代入することで物体２の速度
Ｖを算出し、さらにこの速度Ｖを時間で積分することで
物体２の長さや変位（移動距離）を算出する。

τｄなお上式中、Ｘ６は受光器３．４間の距離。

ｋは定数である。

〈発明が解決しようとする問題点〉ところが上記方式の場合、先行信号および遅れ信号につ
き必要なデータ量をメモリ５，６に取り込んだ後にデー
タ入力を禁止して、メモリドライブによる相関処理を行
うため、相関ピークの検出、ひいては物体の長さや速度
の計測に時間がかかり、殊にリアルタイムによる高速処
理が困難であるという問題がある。

この発明は、上記問題を解消するためのものであって、
移動物体の長さや速度の検出時間の短縮化をはかると共
に、リアルタイムによる計測処理を可能とした新規な長
さ・速度測定装置を提供することを目的とする。

く問題点を解決するための手段〉上記目的を達成するため、この発明では、移動物体へ光
を照射するための投光器と、前記物体表面での散乱光を
受光するための所定距離隔てて配設された第１．第２の
受光器と、第１の受光器による受光信号に対する第２の
受光器による受光信号の遅れ時間がクロック数で一定値
となるようクロック周波数を決定してクロック信号を発
生させる可変クロック発生部と、前記クロック信号を計数するためのクロック計数部と、第１．第２の受光器による受光信号間につき任意のクロ
ック信号のタイミングで相関ピークを検出するためのピ
ーク検出部と、このピーク検出部による相関ピーク検出結果に基づき移
動物体の所定長さに相当するクロ・ツク数を計数基準値
として設定するための基準値設定部と、前記クロック計数部の計数値と基準値設定部に設定され
た計数基準値との比較に基づき前記移動物体の長さ・速
度を算定するための算定部とで長さ・速度測定装置を構
成した。

く作用〉移動する物体にレーザ光が照射されると、その散乱光に
よりスペックルパターンが生成され、その信号が第１．
第２の各受光器で受光される。

これら受光信号は２値化されるが、第２の受光器による
受光信号は第１の受光器による受光信号に対しある遅れ
時間だけ遅れることになる。

可変クロック発生部はこの遅れ時間がクロック数で一定
値となるようクロック周波数を決定してクロック信号を
発生させる。このクロック信号はクロック計数部に与え
られてクロック数が計数される。

一方ピーク検出部において第１．第２の各受光器による
受光信号間につき所定のクロック信号のタイミングで相
関ピークが検出され、このピーク検出結果に基づき移動
物体の所定長さに相当するクロック数が計数基準値とし
て基準値設定部に設定される。

かくて算定部では、前記クロック計数部による計数値と
基準値設定部に設定された計数基準値とを比較しその比
較動作に基づき前記移動物体の長さや速度を算定するも
のである。

この発明によれば、計測処理をリアルタイムで実行し得
、従来例に比較して長さや速度の測定時間が大幅に短縮
化される。

〈実施例〉第１図はこの発明の一実施例にかかる長さ・速度測定装
置の全体概略構成例を示すもので、投受光系１１．信号
処理部１２．極性相関器１３および、計数部１４より構
成されている。

前記投受光系１１は、第２図に示す如く、半導体レーザ
１５より成る光源を有し、この半導体レーザ１５の出力
パワーを自動パワー制御回路（Ａ　Ｐ　Ｃ回路）１６で
安定化している。この半導体レーザ１５からの出射ビー
ムは光学系１７によりコリメートされ、移動する物体１
８に照射される。この照射光は物体１８の表面で散乱し
、その反射光はレーザ光のコヒーレンス性によりスペッ
クルパターンを生成する。このスペックルパターンは第
１．第２の各受光器１９．２０でそれぞれ受光されて光
電変換され、その電気信号が信号処理部１２へ送られる
。なお前記の各受光器１９．２０は物体１８の移動方向
に沿って平均スペックルサイズ以上の所定間隔Ｘ４を隔
てて配設される。

前記信号処理部１２は、各受光器１９．２０からの受光
信号を所定のレベルで弁別して２値化するための一対の
比較回路を備えている。

第３図はこれら比較回路２１の具体回路例を示し、また
第４図はその回路各部の信号波形を示している。

第３図中、前置増幅回路２２は受光器からの出力信号Ａ
を増幅し、その増幅出力は直流成分除去回路２３でその
直流成分がカプトされる。

この直流成分除去回路２３の出力Ｂはシュミット・トリ
ガ回路２４に与えられ、ここで零レベル付近に設定され
たシュミット・レベルで弁別されて２値化出力ＣＩ、Ｃ
２が生成される。第２の受光器２０の２値化出力Ｃ２は
、第１の受光器１９の２値化出力Ｃ１に対しある遅れ時
間τ４だけ遅れるもので、一方の２値化出力Ｃ３は先行
信号として、他方の２値化出力Ｃ２は遅れ信号として、
それぞれ極性相関器１３に与えられる。

第１図に戻って前記極性相関器１３は、可変クロック発
生部２５．シフタ部２６．ピーク検出部２７および、デ
コーダ部２８をその構成として含むもので、その具体構
成例を第５図および第６図に示す。

なお第６図中、２９は前記各受光器１９．２０で得られ
るスペックル信号（第３図のＡに対応する）、３０は前
記比較回路２１で生成される２値化信号（第３図のＢに
対応する）、３１は極性相関器１３のシフタ部２６に取
り込まれるデータ列、３２は極性相関器１３の可変クロ
ック発生部２５が発生するクロック信号ＣＫである。

前記シフタ部２６は、一対のシフトレジスタ３３．３４
を含み、第１のシフトレジスタ３３には先行信号の２値
データ列が、また第２のシフトレジスタ３４には前記先
行信号に対しある時間遅れτ４を有する遅れ信号の２値
データ列が、それぞれ同時に直列入力される。

各シフトレジスタ３３．３４は、可変クロック発生部２
５が発生するクロック信号ＣＫのタイミングによって動
作せられ、第１のシフトレジスタ３３にはＮｔ　ビット
分（第６図では、Ｎ、＝１．０２）の２値データが、第
２のシフトレジスタ３４にはＮｔ　　（Ｎｚ　＜　　Ｎ
ｔ　）ビット分（第６図では、Ｎ、＝６）の２値データ
が、それぞれ取り込まれる。

前記可変クロック発生部２５は、その詳細は後述するが
、前記遅れ時間τ、がクロック数で一定値に、（例えば
１００個）となるようクロック信号ＣＫの周波数ｆｃＫ
が可変設定される。

第７図（１）は各シフトレジスタ３３．３４の関係を示
しており、第１のシフトレジスタ３３に先行信号の構成
データＡＩ＋ＡＺ＋・・・・が順次直列入力されるのに
対し、第２のシフトレジスタ３４には前記先行信号に対
しクロック数でＫＰに相当する遅れ時間τ４だけ遅れて
遅れ信号が直列入力される。なお遅れ時間τ４は、クロ
ック信号ＧＫの周期をＴとすると、理論上、τ、＝Ｔ×
ＫＰとなる。

第１のシフトレジスタ３３は取り込んだ２値データを直
列出力し、また第２のシフトレジスタ３４は取り込んだ
２値データを並列出力するもので、第１のシフトレジス
タ３３の直列出力にかかる最終ビットのデータと第２の
シフトレジスタ３４の並列出力にかかる全ビットのデー
タとがピーク検出部２７の一敗判別部３５に与えられて
データ間の一致、不一致が判別される。

なお前記一致判別部３５は例えばエクスクル−シブ・ノ
ア回路等を用いて構成される。

第７図（２）はこの一致判別部３５の判別動作を示すも
ので、第１のシフトレジスタ３３には先行信号の構成デ
ータへ五、１〜Ａム９、が、また第２のシフトレジスタ
３４には遅れ信号の構成データＡ　（ｉ十Ｎ、−に、１
−（Ｎ、−＋）ゞ　へ１十Ｎ、−１が１それぞれ取り込
まれている。また一致判別部３５には第１のシフトレジ
スタ３３より直列出力にかかる最終ビットのデータＡ、
が、また第２のシフトレジスタ３４より並列出力にかか
る全ビットのデータ＾（正中Ｈじにｐ）−（Ｎｌ−篇）
Ａ′Ａ　ｉ＋Ｎ＋−にＰが、それぞれ与えられ、これら
データ間でデータ内容の一致判別が行われる。

この第１．第２の各シフトレジスタ３３゜３４にクロッ
ク信号ＣＫが１個与えられると、各シフトレジスタ３３
．３４は１ビツトだけシフト動作して第７図（３）の状
態に移行し、一致判別部３５には第１のシフトレジスタ
３３よりつぎの直列出力データＡ　ｔｅｌが、また第２
のシフトレジスタ３４よりつぎの各並列出力データＡ　
（ｉ＋Ｎ、　−Ｋｐ）−（Ｎよ−Ｉ、＋１〜Ａ　ｔ　”
Ｎｌ　−Ｋｐ　＋　１が、それぞれ与えられる。

上記一致判別部３５の判別結果はカウンタ群３６を含む
ピーク検出部２７に与えられ、第２のシフトレジスタ３
４の各ビットについての一致度数がカウンタ群３６を構
成する複数個（Ｎ２個）のカウンタ３７Ａ〜３７Ｘ（第
１１図に示す）によってそれぞれ計数される。

なお第７図（２１（３）にはこのカウンタ群３６による
計数結果を直交座標上に示しである。この直交座標は横
軸に第２のシフトレジスタ３４の各ビット位置（前記時
間シフｌ−Ｋに相当する）をとり、縦軸に一敗度数（相
関度数）をとったものであり、ＫがＮ１−ＮＺ＋ｌ〜Ｎ
、の範囲内のＫＰの位置に一敗度数（図中、斜線で示す
）が累積されている。

第８図＋１１〜（３）は上記第１．第２の各シフトレジ
スタ３３．３４および一致判別部３５の具体構成例を、
その動作例と共に示しである。

この実施例の場合、先行信号に対する遅れ信号の遅れ時
間τ４がクロック数でＫＰ　＝１００となるようクロッ
ク信号ＧＫの周波数ｒｃＫを可変設定すると共に、第１
シフトレジスタ３３には１０２ビツトの先行信号が、ま
た第２のシフトレジスタ３４には６ビツトの遅れ信号が
、それぞれ取り込まれるよう構成しである。

いま第８図＋１１において、第１のシフトレジスタ３３
には先行信号の１０２ビツト分の構成データＡｌ０Ｉ〜
Ａｚｏｚが取り込まれ、また第２のシフトレジスタ３４
には遅れ信号の６ビツト分の構成データＡ＋＋ｔ〜＾、
。２が取り込まれている。

この第１．第２の各シフトレジスタ３３゜３４にクロッ
ク信号ＣＫが１個与えられて１ビツトだけシフト動作す
ると、各シフトレジスタ３３．３４および一致判別部３
５は第８図（２）に示す状態に移行する。すなわち第１
のシフトレジスタ３３に先行信号の構成データＡｌＯ２
〜Ａ２゜３が、また第２のシフトレジスタ３４に遅れ信
号の構成データＡ９８〜Ａｌ０Ｉが、それぞれ取り込ま
れると共に、一致判別部３５には第１のシフトレジスタ
３３より直列出力にかかる最終ビットのデータＡ１゜、
が、また第２のシフトレジスタ３４より並列出力にかか
る全ビットのデータＡ９１１〜＾、。３が与えられて、
これらデータ間の一致判別が行われる。

第８図（３）は、上記第８図（２）の状態下にある各シ
フトレジスタ３３．３４がさらに１ビツトシフトした状
態を示しており、この場合には一敗判別部３５は第１の
シフトレジスタ３３０つぎの直列出力データＡ１゜２に
つき第２のシフトレジスタ３４のつぎの各並列出力デー
タＡ９９〜Ａ、。４との間で一致判別を行っている。

第２のシフトレジスタ３４の各ピントについての一敗度
数はカウンタ群３６を構成する各カウンタ３７Ａ〜３７
Ｘによりそれぞれ個別に計数される。この実施例の場合
、前記遅れ時間τ４がクロック数でＫｐ　＝１００に相
当するよう設定されているから、同図の直交座標で示す
如く、理論上に＝１００の位置に一致度数が累積されて
、相関曲線の相関ピークが現れることになる。

第９図はカウンタ群３６による実際の計数結果例を示す
。同図は、−成度数かに＝に、に相当する位置に□□以
外にも現れて累積され、その結果、Ｋ　ｐ＊ｓｋの位置
を中心としてその両側に広がる相関度数分布が生成され
ることを示している。

このような分布をとることは、第１のシフトレジスタ３
３の出力として第１０図に示す如く、同一データ内容の
ビットデータ（同図の場合、「■」レベルのビットデー
タ）がクロック信号ＧＫの複数ビットにわたり連続する
ような場合、Ｋ＝に、、、にの位置のみならずに＝に、
、□−３の位置でも第２のシフトレジスタ３４の出力と
データ内容が一致することとなって、−成度数が累積さ
れる結果となることからも理解される。

第１１図は、第１図におけるピーク検出部２７の具体構
成例を示すもので、前記した複数のカウンタ３７Ａ〜３
７Ｘより成るカンウラ群３６と、隣合うビットのカウン
タ（例えば３７Ａと３７Ｂ）間に接続される複数対のデ
ィジタルコンパレータ３８，３９と、一方のディジタル
コンパレータ３９の特定出力が与えられるデータ生成部
４０とを含んでいる。

前記ディジタルコンパレータ３Ｂ、３９は隣合うビット
のカウンタ相互間につきそれぞれの計数値の大小を比較
するためのものであり、一方のディジタルコンパレータ
３８は上位４ビツトのデータを大小比較し、他方のディ
ジタルコンパレータ３９は下位４ビツトのデータを大小
比較する。なお第１１図中、各カウンタ３７Ａ〜３７Ｘ
の計数値はＡ、Ｂ、・・・・、Ｘで示し、また各計数値
の上位４ビツトの各ビットデータはＡ０〜Ａ３＋　・・
・・ｘ０〜×３で、下位４ビ・ノドの各ビットデータは
Ａ４〜Ａ？＋　・・・・ｘ４〜Ｘ、で、それぞれ示しで
ある。

それぞれ上位ビット比較用のディジタルコンパレータ３
８は上位４ビツトについての計数データ（図中、Ａ’、
Ｂ’、・・・・、Ｘ′で示す）を大小比較し、その比較
結果を下位ビット比較用のディジタルコンパレータ３９
に与える。

そして各下位ビット比較用のディジタルコンパレータ３
９では、Ａ’＞Ｂ’、Ｂ’＞Ｃ’。

００．・、ｗ’＞ｘ’の場合は直ちにＡ＞Ｂ、Ｂ＞Ｃ９
・・、・、Ｗ＞Ｘであると判断し、またＡ′〈Ｂ’、Ｂ
’＜Ｃ’、・・・・、ｗ’＜ｘ’の場合は直ちにＡ＜Ｂ
、Ｂ＜Ｃ，１，・・、Ｗ＜Ｘであると判断するが、Ａ’
＝Ｂ’、Ｂ’＝Ｃ’、・・・・。

ｗ’＝ｘ’の場合は下位４ビツトについての計数データ
を大小比較した上で、計数値間の大小を判断することに
なる。

各ディジタルコンパレータ３９は、比較結果に対応する
出力を送出するが、この実施例の場合、Ａ＞Ｂ、Ｂ＞Ｃ
，・・、・、ｗ＞ｘの比較結果を表す論理「１」の出力
信号が送出される各出力ｖＡ４１を、データ生成部４０
を構成する並列入力−直列出力シフトレジスタ４２の各
ビ・ノドに接続している。従ってこのシフトレジスタ４
２には各出力線４１の出力信号の状態に応じた内容のデ
ータ、すなわち相関ピークを検出するための検出データ
が生成されるもので、この検出データのデータ配列中、
ｒＯＪから「１」へ切り換わる位置を判別することによ
って相関ピークの位置を検出することができる。

例えば第１１図に示す例の場合、Ａ＞Ｂにかかる出力信
号はｒＯＪ　、Ｂ＞Ｃ，−１０，、ｗ＞ｘにかかる出力
信号は「１」であるから、２番目カウンタ３７Ｂの計数
値Ｂが最大であって、この位置に相関ピークが存在位置
することがわかる。

なお上記実施例では、Ａ＞Ｂ、Ｂ＞Ｃ，・・・・。

Ｗ＞Ｘの比較結果を表す信号が送出される各出力線４１
をシフトレジスタ４２の各ビットに接続しているが、こ
れに限らず、Ａ＜Ｂ、Ｂ＜Ｃ。

、、、、、Ｗ＜Ｘの比較結果を表す信号が送出される各
出力線をシフトレジスタ４２の各ビットに接続して構成
することもできる。

前記データ生成部４０は、上記のシフトレジスタ４２の
他、ラッチ部４３．カウンタ４４゜クロック発生器４５
および、遅延回路４６を含んでいる。

前記シフトレジスタ４２およびカウンタ４４には前記ク
ロック発生器４５よりクロックが与えられており、カウ
ンタ４４がこのクロックを計数し、またシフトレジスタ
４２がこのクロックのタイミングより若干遅れてビット
データを直列出力する。ランチ部４３はシフトレジスタ
４２より「１」のビットデータが与えられたとき、その
時点でのカウンタ４４の計数値をラッチするもので、こ
のラソチデークによって何番目のカウンタ３７Ａ〜３７
Ｘの計数値が最大であるかを判断し得、これにより相関
ピークの位置が特定され、この相関ピークの位置とこの
ときのクロック信号ＣＫの周期’ｒ（＝１／ｆｅＫ）と
から前記遅れ時間τ４を算出できる。

第１２図は、可変クロック発生部２５の一構成例を示す
。この可変クロック発生部２５は前記遅れ時間τ４がク
ロック数で一定値に、（例えば１００個）となるようク
ロック周波数ｒｃｘを可変設定してクロック信号ＣＫを
発生させるためのものであり、図示例の場合、位相比較
器４７、ローパスフィルタ４８．電圧制御発振器４９お
よび、カウンタ５０を含むＰＬＬループ（Ｐｈａｓｅ　
Ｌｏｃｋｅｄ　Ｌｏｏｐ　）をもって構成しである。

前記位相比較器４７には基準周波数ｆ０の基準信号が、
またカウンタ５０には分周比ｒが、それぞれ与えられる
もので、この可変クロック発生部２５は基準周波数ｆ。

の倍率を分周比ｒによって変えることによって、クロッ
ク周波数ｆｅＫ（＝ｒ−ｆ６　）を変化させている。

なお上記構成のうちカウンタ５０はクロック信号ＣＫを
分周比ｒで分周してこれを位相比較器４７に与える。位
相比較器４７はカウンタ５０が出力する周波数がｆｃ＋
ｃ／ｒの信号と基準周波数ｆ０をもつ基準信号との位相
を比較してその位相差に応じた電圧を発生させる。ロー
パスフィルタ４８は位相比較器４７からの信号入力を平
滑化し、電圧制御発振器４９は入力電圧の大きさに応じ
た周波数ｆｃに＜＝ｒ−ｒｏ＞を発振させてクロック信
号ＣＫを発生させる。

第１３図は、前記分周比ｒの決定方法を示している。

同図において、ｒｏは初期データとして可変クロック発
生部２５に与えられる初期分周比であり、可変クロック
発生部２５は初期時はこの初期分周比ｒ０に基づき、そ
れ以降は更新された分周比ｒに基づきクロック周波数ｆ
ＣＫを決定して、クロック信号ＧＫを信号処理部５１へ
与える。この信号処理部５１は前記第１．第２の各シフ
トレジスタ３３，３４．一致判別部３５゜ピーク検出部
２７等に対応しており、各シフトレジスタ３３．３４は
クロック信号ＣＫのタイミングに合わせて先行信号や遅
れ信号を取り込むと共に、第１のシフトレジスタ３３は
直列出力にかかる最終ビットデータを、また第２のシフ
トレジスタ３４は並列出力にかかる複数ビットデータを
、それぞれ一致判別部３５に与える。

一致判別部３５ではそれぞれデータ間のデータ内容の一
致判別が行われ、その−成度数が第２のシフトレジスタ
３４の各ビット毎にカウンタ群３６の各カウンタ３７Ａ
〜３７Ｘにより計数される。

これらカウンタ３７Ａ〜３７Ｘの計数動作により一致度
数分布が得られ、隣合うビットのカウンタ相互間につき
ディジタルコンパレータ３８．３９により計数値の大小
が比較され、その比較結果に基づきデータ生成部４０の
シフトレジスタ４２に相関ピークの検出データが生成さ
れる。そしてこのデータ生成部４０において前記検出デ
ータおよびカウンタ４４の計数値がラッチ部４３に与え
られ、このラッチ部４３にて相関ピークの位置を表すラ
ンチデータが生成されてデコーダ部２８へ出力される。

前記ラッチデータはデコーダ部２８で解読され、その内
容に応じて分周比ｒの制御量Δｒが割り付けられる。例
えば第６図のに＝９９の位置に相関ピークの位置がきた
場合、制御量Δｒとして＋１が割り付けられる。この制
御量Δｒを前回の分周比ｒに加算して新たな分周比ｒに
更新され、これを可変クロック発生部２５に与えること
により、この分周比ｒに基づくクロック周波数ｆＣＫが
決定されて、クロック信号ＣＫが出力されることになる
。

第１図に戻って、前記クロック信号ＣＫは計数部１４に
与えられる。この計数部１４はクロック信号ＣＫの計数
動作によって前記移動物体１８の長さや速度を求めるた
めのもので、クロック計数用カウンタ５２．基準値選定
用カウンタ５３．コンパレータ５４および、長さ換算用
カウンタ５５をその構成として含んでいる。

クロック計数用カウンタ５２は、可変クロック発生部２
５が出力したクロック信号ＣＫを計数する。

基準値設定用カウンタ５３は、移動物体１８の単位長さ
Δｅに相当するクロック数を計数基準値ｎとしてプリセ
ットとするためのもので、このプリセット値は前記ピー
ク検出部２７で検出された相関ピークの位置に応じてそ
の都度決定される。なおピーク検出部２７はクロック計
数用カウンタ５２の計数値Ｎ、が所定値Ｎ。

（ただしＮ、＜ｎ）に達した時点で相関ピークの位置を
検出するようにしである。

コンパレータ５４は、クロック計数用カウンタ５２によ
る計数値Ｎ、が基準値設定用カウンタ５３にプリセント
された計数基準値ｎに到達したとき一定長パルス信号を
出力する。この一定長パルス信号が出力されると、これ
と同時に前記クロック計数用カウンタ５２およびピーク
検出部２７のカウンタ群３６がリセットされる。

長さ換算用カウンタ５５は、前記一定長バル大信号を計
数するためのもので、そのパルス総数をＮとすると、つ
ぎの０式により前記移動物体１８の長さくＰｐ動短距離
Ｌを算出することができる。

Ｌ＝ΔＩ×Ｎ・・・・■ また長さ換算用カウンタ５５により単位時間当たりの出
力パルス数Ｎ′を計数すると、つぎの０式により物体１
８の速度Ｖを求めることができる。なおこの場合、長さ
換算用カウンタ５５の計数時間を設定するのに、タイマ
を設けることは勿論である。

■＝ΔＩＸＮ’自・・■ 第１４図は移動物体１８の速度■が変化する状態を示し
ており、横軸に時間ｔ、縦軸に物体１８の速度Ｖがとっ
である。

同図中、ｔｏは単位時間を示し、斜線部分の面積は単位
時部ｔ０に物体１８が移動する距離（長さ）Δｌに相当
する。また（ａ）は前記クロック計数用カウンタ５２に
よるクロック信号ＣＫの計数動作を、（ｂ）は基準値設
定用カウンタ５３のプリセットのタイミングを、（ｃ）
はコンパレータ５３の出力にかかる一定長パルス信号の
出力タイミングを、（ｄ）は前記ピーク検出部２７によ
るピーク検出のタイミングを、（ｅ）はクロック信号Ｇ
Ｋの周波数ｆＣＫの更新のタイミングを、それぞれ示す
。

つぎに上記実施例の動作を説明する。

いま移動する物体１８にレーザ光が照射されると、その
反射光によりスペックルパターンが生成され、このスペ
ックル信号が第１．第２の各受光器１９．２０で受光さ
れる。この受光信号は信号処理部１２に与えられて２値
化され、その２値化出力が先行信号や遅れ信号として極
性相関器１３に与えられる。

極性相関器１３では可変クロック発生部２５が初期分周
比ｒ０や更新された分周比ｒに基づきクロック周波数ｆ
ｃｋを決定して、クロック信号ＣＫをシフタ部２６に与
える。シフタ部２６の各シフトレジスタ３３．３４はク
ロック信号ＧＫのタイミングに合わせて前記先行信号や
遅れ信号を取り込むと共に、第１のシフトレジスタ３３
は直列出力にかかる最終ビットデータを、また第２のシ
フトレジスタ３４は並列出力にかかる複数ビットデータ
を、それぞれ一致判別部３５に与える。一致判別部３５
ではそれぞれデータ間のデータ内容の一致判別が行われ
、その−成度数が第２のシフトレジスタ３４の各ビット
毎にカウンタ群３６の各カウンタ３７により計数される
。これらカウンタ３７の計数動作により一致度数分布が
得られ、相関ピークの位置がピーク検出部２７のラッチ
部４３にラッチされる。

前記ラッチデータはデコーダ部２８で解読され、その内
容に応じて分周比ｒが更新され、これを可変クロック発
生部２５に与えることにより、更新にがかる分周比ｒに
基づくクロック周波数ｆｃＫが決定されて、クロック信
号ＣＫが出力される。

このクロック信号ＣＫは計数部１４のクロック計数用カ
ウンタ５２に与えられ、その計数値Ｎ３がコンパレータ
５４に与えられる（第１４図（ａｌ参照）。コンパレー
タ５４では計数値Ｎ。

と基準値設定用カウンタ５３にブリセントされた計数基
準値ｎとを比較し、両者が一致したとき一定長パルス信
号を長さ換算用カウンタ５５へ出力する（第１４図［Ｃ
）参照）。

これより先に前記クロック計数用カウンタ５２の計数値
Ｎ、が所定値ＮＰに到達した時点でピーク検出部２７に
おいて前記相関ピークの検出動作が実行され（第１４図
（ｄ）参照）、このピーク検出結果に基づきクロック周
波数ｆＣＫが更新されると共に（第１４図＋Ｑ）参照）
、前記計数基準値ｎが決定され、これが基準値設定用カ
ウンタ５３にプリセットされる（第１４図（ｂ）参照）
。

従ってコンパレータ５４は、クロック計数用カウンタ５
２の計数値Ｎ、をこのプリセント値と比較することにな
り、殊に移動物体１８が加速または減速時している場合
における測定誤差を最小に抑えることができる。

かくして長さ換算用カウンタ５５は前記一定長パルス信
号を計数し、そのパルス総数Ｎにより物体１８の長さく
移動距離）Ｌが、また単位時間当たりの出力パルス数Ｎ
′により物体１８の速度Ｖが、それぞれ求められること
になる。

〈発明の効果〉この発明は上記の如く、物体表面での散乱光を受光する
ための第１．第２の受光器を所定距離隔てて配設し、第
１の受光器による受光信号に対する第２の受光器による
受光信号の遅れ時間がクロック数で一定値となるよう可
変クロック発生部によりクロック周波数を決定してクロ
ック信号を発生させると共に、このクロック信号をクロ
ック計数部にて計数し、その計数値と基準値設定部に相
関ピーク検出の都度設定される計数基準値との比較に基
づき算定部が前記物体の長さ・距離を算定するようにし
たから、リアルタイムによる正確な計測処理が可能とな
り、移動物体の長さや速度の検出時間の短縮化を実現す
る等、発明目的を達成した顕著な効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例にかかる長さ・速度測定装
置の全体概略構成を示す回路ブロック図、第２図は投受
光系の構成を示すブロック図、第３図は信号処理部の構
成を示すブロック図、第４図は第３図の回路各部のタイ
ムチャート、第５図は極性相関器の回路構成を示すブロ
ック図、第６図は極性相関器の回路構成およびその動作
を示す説明図、第７図はシフトレジスタおよび一致判別
部の動作を示す説明図、第８図はシフトレジスタおよび
一致判別部の具体構成例およびその動作例を示す説明図
、第９図はカウンタ群の計数にかかる相関度数分布を示
す説明図、第１０図は第９図の相関度数分布の生成理由
を説明するためのタイムチャート、第１１図はピーク検
出部の具体構成例を示すブロック図、第１２図は可変ク
ロック発生部の回路構成例を示すブロック図、第１３図
は可変クロック発生部における分周比の決定方法を示す
説明図、第１４図は長さや速度の計測原理を示す説明図
、第１５図はスペックル速度計の原理説明図、第１６図
は従来例の構成を示す説明図、第１７図は相関曲線を示
す説明図である。１１・・・・投受光系　　　１３・・・・極性相関器１
４・・・・計数部　　　　１５・・・・半導体レーザ１
９．２０・・・・受光器２５・・・・可変クロック発生部２７・・・・ピーク検出部５２、５３．５５・・・・カウンタ５４・・・・コンパレータ

Claims

【特許請求の範囲】

（１）移動物体へ光を照射するための投光器と、前記物
体表面での散乱光を受光するための所定距離隔てて配設
された第１、第２の受光器と、第１の受光器による受光
信号に対する第２の受光器による受光信号の遅れ時間が
クロック数で一定値となるようクロック周波数を決定し
てクロック信号を発生させる可変クロック発生部と、前記クロック信号を計数するためのクロック計数部と、第１、第２の受光器による受光信号間につき任意のクロ
ック信号のタイミングで相関ピークを検出するためのピ
ーク検出部と、このピーク検出部による相関ピーク検出結果に基づき移
動物体の所定長さに相当するクロック数を計数基準値と
して設定するための基準値設定部と、前記クロック計数部の計数値と基準値設定部に設定され
た計数基準値との比較に基づき前記移動物体の長さ・速
度を算定するための算定部とを具備して成る長さ・速度
測定装置。
（２）前記投光器は、半導体レーザをもって構成されて
いる特許請求の範囲第１項記載の長さ・速度測定装置。
（３）前記可変クロック発生部は、第１、第２の各受光
器による受光信号の相互相関値に基づきクロック周波数
を可変設定してクロック信号を発生させている特許請求
の範囲第１項記載の長さ・速度測定装置。
（４）前記算定部は、クロック計数部の計数値が計数基
準値に一致したとき一定長パルス信号を出力するコンパ
レータと、前記一定長パルス信号を計数して物体の長さ
や速度を求めるためのカウンタとを含んでいる特許請求
の範囲第１項記載の長さ・速度測定装置。