JPS63133616A - 気相エピタキシヤル成長方法 - Google Patents
気相エピタキシヤル成長方法Info
- Publication number
- JPS63133616A JPS63133616A JP28125286A JP28125286A JPS63133616A JP S63133616 A JPS63133616 A JP S63133616A JP 28125286 A JP28125286 A JP 28125286A JP 28125286 A JP28125286 A JP 28125286A JP S63133616 A JPS63133616 A JP S63133616A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor material
- thin film
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、例えばシリコン等の半導体基板上に、この
基板とは異なる格子定数を何する例えばＧａ Ａｓを成
長させるようにする気相エピタキシャル成長方法に関す
る。
基板とは異なる格子定数を何する例えばＧａ Ａｓを成
長させるようにする気相エピタキシャル成長方法に関す
る。
［従来の技術］
半導体装置を構成する場合、半導体基板上にこの基板半
導体とは格子定数の異なる半導体物質を気相成長させ、
エピタキシャル層を形成することが行われている。例え
ば、シリコンからなる半導体基板」二に、ＧａＡｓ５
ＩｎＰ等のｍ−ｖ族化合物半導体をエピタキシャル成長
させるようにするものである。
導体とは格子定数の異なる半導体物質を気相成長させ、
エピタキシャル層を形成することが行われている。例え
ば、シリコンからなる半導体基板」二に、ＧａＡｓ５
ＩｎＰ等のｍ−ｖ族化合物半導体をエピタキシャル成長
させるようにするものである。
このようにシリコン基板上に例えばｃａ Ａｓ ５Ｉｎ
Ｐをエピタキシャル成長させるようにする場合、格子の
不整合率がＧａ Ａｓで４．１％、ＩｎＰで８．１％存
在するものであり、このため単にシリコン基板上にＧａ
Ａｓ層を成長形成するようにしただけでは、欠陥の多
い表面形状の悪いエピタキシャル層の膜が形成されるよ
うになる。
Ｐをエピタキシャル成長させるようにする場合、格子の
不整合率がＧａ Ａｓで４．１％、ＩｎＰで８．１％存
在するものであり、このため単にシリコン基板上にＧａ
Ａｓ層を成長形成するようにしただけでは、欠陥の多
い表面形状の悪いエピタキシャル層の膜が形成されるよ
うになる。
このような問題点を解決するために、例えば特開昭６１
−９１０９８号公報に示されるように、シリコン基板と
Ｇａ Ａｓ層との間に、超格子を構成要素とする中間層
を形成し、この中間層によってシリコンとＧａ Ａｓと
の間の格子不整合を吸収させるようにすることが考えら
れている。しかし、この中間層を形成する手段を用いて
も、混晶と極薄膜の繰返しの制御が必要となるものであ
り、複雑な工程制御が要求されるようになる。
−９１０９８号公報に示されるように、シリコン基板と
Ｇａ Ａｓ層との間に、超格子を構成要素とする中間層
を形成し、この中間層によってシリコンとＧａ Ａｓと
の間の格子不整合を吸収させるようにすることが考えら
れている。しかし、この中間層を形成する手段を用いて
も、混晶と極薄膜の繰返しの制御が必要となるものであ
り、複雑な工程制御が要求されるようになる。
また、シリコン基板上に直接ＧａＡｓを成長させるよう
にする手段として、２段階成長法が知られている。しか
もこの方法で成長されたＧａ Ａｓ層は、例えば応用電
子物性分科会研究報告のＮｏ。
にする手段として、２段階成長法が知られている。しか
もこの方法で成長されたＧａ Ａｓ層は、例えば応用電
子物性分科会研究報告のＮｏ。
４１５、あるいは第３３回応物関係連合３７５演会４Ｐ
−Ｗ−７に示されているように、転位等の欠陥が多数存
在するようになるものである。
−Ｗ−７に示されているように、転位等の欠陥が多数存
在するようになるものである。
［発明が解決しようとする問題点］
この発明は上記のような点に鑑みなされたもので、特に
半導体基板上に２段階成長法によって例えばＧａ Ａｓ
を成長させるようにした場合において、転位の少ない充
分に品位の高いエピタキシャル層が成長形成されるよう
にする気相エピタキシャル成長方法を提供しようとする
ものである。
半導体基板上に２段階成長法によって例えばＧａ Ａｓ
を成長させるようにした場合において、転位の少ない充
分に品位の高いエピタキシャル層が成長形成されるよう
にする気相エピタキシャル成長方法を提供しようとする
ものである。
［問題点を解決するための手段］
すなわち、この発明に係る気相エピタキシャル成長方法
にあっては、まず半導体基板上にこの基板半導体とは格
子定数の異なる半導体物質を、アモルファス、多結晶あ
るいは双結晶として薄膜状に低温成長させ、その後この
薄膜を島状の単結晶とするものであり、そしてさらに上
記半導体物質の成長層を形成させるようにするものであ
る。
にあっては、まず半導体基板上にこの基板半導体とは格
子定数の異なる半導体物質を、アモルファス、多結晶あ
るいは双結晶として薄膜状に低温成長させ、その後この
薄膜を島状の単結晶とするものであり、そしてさらに上
記半導体物質の成長層を形成させるようにするものであ
る。
［作用］
上記のようにしてまず半導体基板上に低温成長によって
半導体物質の層が形成され、これを熱処理することによ
って島状の単結晶が形成されるようになる。そして、こ
のように島状の単結晶が形成された状態でさらに高温で
半導体物質の層を形成することによって転位の少ない高
品位のエピタキシャル成長層が形成されるようになるも
のである。すなわち、島状の単結晶を最初に形成し、そ
の後に所定のエピタキシャル層を形成することによって
高品位のエピタキシャル成長層が得られるよう゛になる
ものである。
半導体物質の層が形成され、これを熱処理することによ
って島状の単結晶が形成されるようになる。そして、こ
のように島状の単結晶が形成された状態でさらに高温で
半導体物質の層を形成することによって転位の少ない高
品位のエピタキシャル成長層が形成されるようになるも
のである。すなわち、島状の単結晶を最初に形成し、そ
の後に所定のエピタキシャル層を形成することによって
高品位のエピタキシャル成長層が得られるよう゛になる
ものである。
［発明の実施例］
以下、図面を参照しながらこの発明の一実施例を説明す
る。第１図はエピタキシャル成長層を形成するための装
置の概略を示しているもので、゛石英によって構成され
た反応容器ｌｌ内で気相成長が行われるようにされる。
る。第１図はエピタキシャル成長層を形成するための装
置の概略を示しているもので、゛石英によって構成され
た反応容器ｌｌ内で気相成長が行われるようにされる。
そして、エピタキシャル層を形成するシリコン等の半導
体基板１２は、石英トレイ１３に乗せて、予備室（ロー
ドロック室）から自動もしくは手動の搬送機構によって
、上記反応容器１１内に搬入され、グラファイト製のサ
セプタ１４に設定されるようになる。このサセプタ１４
はワークコイル１５に支えられているもので、このワー
クコイル１５によってサセプタ１４、すなわち半導体元
板１２が反応容器１１内の所定の位置に設定されるよう
にしている。
体基板１２は、石英トレイ１３に乗せて、予備室（ロー
ドロック室）から自動もしくは手動の搬送機構によって
、上記反応容器１１内に搬入され、グラファイト製のサ
セプタ１４に設定されるようになる。このサセプタ１４
はワークコイル１５に支えられているもので、このワー
クコイル１５によってサセプタ１４、すなわち半導体元
板１２が反応容器１１内の所定の位置に設定されるよう
にしている。
上記反応容器１１の周囲には、高周波誘導コイル１Ｂが
設けられている。このコイル１６には選択的に高周波電
力が供給されるもので、上記半導体装置ｌ２を誘導加熱
するために用いられる。この場合、詳細は図示していな
いがワークコイル１５には適宜熱電対等による温度検出
手段、および温度調節装置が設定されているもので、半
導体基板１２が所望の成長温度に設定されるように制御
されるようにしている。
設けられている。このコイル１６には選択的に高周波電
力が供給されるもので、上記半導体装置ｌ２を誘導加熱
するために用いられる。この場合、詳細は図示していな
いがワークコイル１５には適宜熱電対等による温度検出
手段、および温度調節装置が設定されているもので、半
導体基板１２が所望の成長温度に設定されるように制御
されるようにしている。
そして、上記反応容ｔ！：＋ ｌ ｌの内部には、原料
ガス容器１７からの原料ガス（Ａｓ Ｈ３）が、流ｍ：
Ｊ３整器１８（マスフローコントローラーＭＦＣ）を介
して、精密に流量調節してノズル１９から供給されるよ
うになっている。またＨ２でなるキャリアガスが、流量
調整器２０を介して反応容器ｌｌに供給されるようにな
っているものであり、さらにこの反応容器１１には上記
Ｈ２ガスが流量調整器２１からキャリアガスとして容器
２２に供給され、トリメチルガリウム（Ｔ Ｍ Ｇ ）
が選択的に上記ノズル１９に供給されるようになってい
る。
ガス容器１７からの原料ガス（Ａｓ Ｈ３）が、流ｍ：
Ｊ３整器１８（マスフローコントローラーＭＦＣ）を介
して、精密に流量調節してノズル１９から供給されるよ
うになっている。またＨ２でなるキャリアガスが、流量
調整器２０を介して反応容器ｌｌに供給されるようにな
っているものであり、さらにこの反応容器１１には上記
Ｈ２ガスが流量調整器２１からキャリアガスとして容器
２２に供給され、トリメチルガリウム（Ｔ Ｍ Ｇ ）
が選択的に上記ノズル１９に供給されるようになってい
る。
上記反応容器１１には排気口２３が形成されている。
そして成長時にあっては、上記反応容器１１は常圧（大
気圧）に設定されているもので、減圧成長する場合には
上記排気口２３から油回転ポンプ等によって排気し、反
応容器１１内が所望の圧力状態に設定されるようにして
いる。ここで、半導体基板１２に形成される成長層の厚
さを均一にするため、ワークコイル１５によってサセプ
タ１４を回転させ、基板１２が回転されるようにするこ
とがある。
気圧）に設定されているもので、減圧成長する場合には
上記排気口２３から油回転ポンプ等によって排気し、反
応容器１１内が所望の圧力状態に設定されるようにして
いる。ここで、半導体基板１２に形成される成長層の厚
さを均一にするため、ワークコイル１５によってサセプ
タ１４を回転させ、基板１２が回転されるようにするこ
とがある。
このように設定される反応容器１１内で半導体基板１１
の表面に例えばＧａ Ａｓの膜を成長形成するものであ
るが、その成長方法の過程を第２図に示した温度プログ
ラムに基づいて以下説明する。
の表面に例えばＧａ Ａｓの膜を成長形成するものであ
るが、その成長方法の過程を第２図に示した温度プログ
ラムに基づいて以下説明する。
まず、シリコンからなる半導体基板１１はｌ・レイ＋
３−１＝に載置設定し、図示されない予備室から反応容
器ｌｌ内のサセプタ１４」−に搬送される。そして、ワ
ークコイル１５によって反応容器１１内の所定の位ｉ＋
Ｑに上記半導体基板１２を設置し、この状態で高周波：
Ａ導コイル１６に付属される高周波電源から高周波電流
を供給し、半導体基板１２の温度が上昇制御されるよう
にする。
３−１＝に載置設定し、図示されない予備室から反応容
器ｌｌ内のサセプタ１４」−に搬送される。そして、ワ
ークコイル１５によって反応容器１１内の所定の位ｉ＋
Ｑに上記半導体基板１２を設置し、この状態で高周波：
Ａ導コイル１６に付属される高周波電源から高周波電流
を供給し、半導体基板１２の温度が上昇制御されるよう
にする。
具体的には、第２図で示されるようにまず室温から４５
０℃ｉで温度を上昇させるものであり、この４５０℃に
設定された状態で反応容器ｌｌ内に、トリメチルガリウ
ム（ＴＭＧ）とアルシン（ＡＳＨ２）とキャリアガス（
Ｈ２）とを、ノズル１９をＴｈｔ、て反応容器１１内に
所定量流しもむ。そして、半導体基板１２の表面にＧａ
Ａａの薄膜を低Ｆｉ ｂ”ｉ長させる。
０℃ｉで温度を上昇させるものであり、この４５０℃に
設定された状態で反応容器ｌｌ内に、トリメチルガリウ
ム（ＴＭＧ）とアルシン（ＡＳＨ２）とキャリアガス（
Ｈ２）とを、ノズル１９をＴｈｔ、て反応容器１１内に
所定量流しもむ。そして、半導体基板１２の表面にＧａ
Ａａの薄膜を低Ｆｉ ｂ”ｉ長させる。
このときのＧａ Ａａ膜の厚みは約１００人程度が良い
ものであり、またその結晶性はアモルファス、多結晶ま
たは双晶がよいものである。第３図はこの低温成長され
たＧａ ａｓ層のＲＨＥＥＤ像を示しているもので、双
晶となっていることが理解できる。
ものであり、またその結晶性はアモルファス、多結晶ま
たは双晶がよいものである。第３図はこの低温成長され
たＧａ ａｓ層のＲＨＥＥＤ像を示しているもので、双
晶となっていることが理解できる。
このように低温成長によるＧａ Ａｓ層が形成された後
は、トリメチルガリウムの供給を停止させ、Ａ ｓ Ｈ
３とＨ２と２とのガス雰囲気中で７５０℃まで基板１２
の温度を上昇させ、この温度状態に安定したならば同じ
く上記同様のガス雰囲気中で５−分程度熱処理する。こ
のような７５０℃までの昇温過程と上記７５０℃の熱処
理とによって、前記低温成長されたＧａ Ａｓ層は島状
の単結晶の状態とされるようになる。第４図はこの７５
０°Ｃの熱処理をされた後のＲＨＥ Ｅ Ｄ ｆｍを示
しているもので、島状単結晶の状態が明確に判断できる
。
は、トリメチルガリウムの供給を停止させ、Ａ ｓ Ｈ
３とＨ２と２とのガス雰囲気中で７５０℃まで基板１２
の温度を上昇させ、この温度状態に安定したならば同じ
く上記同様のガス雰囲気中で５−分程度熱処理する。こ
のような７５０℃までの昇温過程と上記７５０℃の熱処
理とによって、前記低温成長されたＧａ Ａｓ層は島状
の単結晶の状態とされるようになる。第４図はこの７５
０°Ｃの熱処理をされた後のＲＨＥ Ｅ Ｄ ｆｍを示
しているもので、島状単結晶の状態が明確に判断できる
。
このようにして島状単結晶が形成されたならば、さらに
この単結晶Ｇａ Ａｓを成長させるために反応容器１１
内にトリメチルガリウムを供給し、所望の厚みのＧ ａ
Ａ ｓ膜を成長形成させるようにする。
この単結晶Ｇａ Ａｓを成長させるために反応容器１１
内にトリメチルガリウムを供給し、所望の厚みのＧ ａ
Ａ ｓ膜を成長形成させるようにする。
このような手段によって成長されたＧａ Ａｓ膜は、フ
ォトルミネッセンスの発光効率の高いものとされるもの
であり、結晶性の良いＧａ Ａｓへテロエピタキシャル
成長層となっているものである。
ォトルミネッセンスの発光効率の高いものとされるもの
であり、結晶性の良いＧａ Ａｓへテロエピタキシャル
成長層となっているものである。
尚、前記低温成長Ｇａ Ａｓ層が約１０００人程度とな
るように厚すぎて、７５０℃の熱処理によって島状単結
晶が形成されないような状態となった場合は、その後に
トリメチルガリウムを流し７５０℃でＧａ Ａｓ層を成
長させるようにしても、その成長層の表面モフォロジー
が悪く、結晶性の悪い膜となるものである。
るように厚すぎて、７５０℃の熱処理によって島状単結
晶が形成されないような状態となった場合は、その後に
トリメチルガリウムを流し７５０℃でＧａ Ａｓ層を成
長させるようにしても、その成長層の表面モフォロジー
が悪く、結晶性の悪い膜となるものである。
第５図はエピタキシャル成長方法の他の例を説明するた
めの成長温度プログラムを示しているもので、この例に
あっては７５０℃で熱処理した後に成長へ度を６５０℃
まで低下させている。
めの成長温度プログラムを示しているもので、この例に
あっては７５０℃で熱処理した後に成長へ度を６５０℃
まで低下させている。
すなわち、４５０℃で低温成長させたＧａ Ａｓ層の薄
膜を、７５０℃で熱処理することによって島状の単結晶
Ｇａ Ａｓを形成した後に、６５０℃の温度状態でトリ
メチルガリウムを流し、Ｇａ Ａｓ層を所望の厚さまで
成長させるようにする。このようにすると、前記実施例
と同様に表面モフォロジーが良く、結晶性の優れた単結
晶Ｇａ Ａｓ成長層が形成されるものである。
膜を、７５０℃で熱処理することによって島状の単結晶
Ｇａ Ａｓを形成した後に、６５０℃の温度状態でトリ
メチルガリウムを流し、Ｇａ Ａｓ層を所望の厚さまで
成長させるようにする。このようにすると、前記実施例
と同様に表面モフォロジーが良く、結晶性の優れた単結
晶Ｇａ Ａｓ成長層が形成されるものである。
ここで、第５図に破線Ａで示すように島状の単結晶にす
る熱処理工程を行なわないようにすると、形成されたＧ
ａ Ａｓ成長層は表面モフオロジーが悪く、しかも結晶
性の悪いものとなる。
る熱処理工程を行なわないようにすると、形成されたＧ
ａ Ａｓ成長層は表面モフオロジーが悪く、しかも結晶
性の悪いものとなる。
これまでの実施例にあっては、シリコン基板上にＧａ
Ａｓ層を成長させる場合を示しているものであるが、例
えばＳＯ３（Ｓｉ ｏｎ ５ａｐｐｈｌｒｃ ）上に
Ｇａ Ａｓ層を成長させるようにした場合でも、上記同
様の手段によって同様の結晶が得られるようになる。ま
た、成長させる半導体物質もＣａ Ａｓに限らず、ＡＪ
Ｇａ Ａｓ 、Ｉｎ Ｐ。
Ａｓ層を成長させる場合を示しているものであるが、例
えばＳＯ３（Ｓｉ ｏｎ ５ａｐｐｈｌｒｃ ）上に
Ｇａ Ａｓ層を成長させるようにした場合でも、上記同
様の手段によって同様の結晶が得られるようになる。ま
た、成長させる半導体物質もＣａ Ａｓに限らず、ＡＪ
Ｇａ Ａｓ 、Ｉｎ Ｐ。
ＳＩＣ等の半導体物質を成長させる場合でも、上記同様
の成長方法が実施できるものである。
の成長方法が実施できるものである。
さらに実施例では低温成長Ｇａ Ａｓ層の成長温度を４
５０℃、熱処理温度を７５０℃として示しているもので
あるが、この；８度は成長させる装置によって適宜設定
されるようになるものであり、要するにアモルファス、
多結晶もしくは双晶のＧａＡｓ薄膜を成長させた後、島
状の単結晶を成長させる熱処理工程を入れることによっ
て、表面モフォロジーおよび結晶性の優れたＧａ Ａｓ
層が成長されるようになるものである。
５０℃、熱処理温度を７５０℃として示しているもので
あるが、この；８度は成長させる装置によって適宜設定
されるようになるものであり、要するにアモルファス、
多結晶もしくは双晶のＧａＡｓ薄膜を成長させた後、島
状の単結晶を成長させる熱処理工程を入れることによっ
て、表面モフォロジーおよび結晶性の優れたＧａ Ａｓ
層が成長されるようになるものである。
［発明の効果］
以上のようにこの発明に係る気相エビクキシャル成長方
法によれば、低温成長によって形成された半導体物質が
熱処理によって島状単結晶状態とされるものであり、そ
してその後高温状態での成長によって単結晶による半導
体物質成長層が形成されるようになる。この場合、この
成長形成された半導体物質層は、結晶性の優れた転位が
少なく且つ品位の高いエピタキシャル層とされるもので
ある。
法によれば、低温成長によって形成された半導体物質が
熱処理によって島状単結晶状態とされるものであり、そ
してその後高温状態での成長によって単結晶による半導
体物質成長層が形成されるようになる。この場合、この
成長形成された半導体物質層は、結晶性の優れた転位が
少なく且つ品位の高いエピタキシャル層とされるもので
ある。
第１図はこの発明の一実施例に係る気相エピタキシャル
成長を実施するための装置の概略を示す構成図、第２図
は上記装置を用いてエピタキシャル層を形成する場合の
温度プログラムの状態を示す図、第３図および第４図は
それぞれ上記エピタキシャル成長過程における成長層部
分の写真を示す図、第５図はこの発明の他の実施例を説
明するための成長温度プログラムの状態を示す図である
。 ［１・・・反応容器、１２・・・半導体基板、」訃・・
トレイ、１４・・・サセプタ、Ｉ５・・・ワークコイル
、１Ｂ・・・高周波誘導コイル。 出願人代理人 弁理士 鈴 江 武 産業 ＩＩＩＡ 第４図 第５０ 特許庁長官 黒 １）明 雄 殿 １、事件の表示 特願昭６１−２８１２５２号 ２、発明の名称 気相エピタキシャル成長方法 ３、補正をする者 事件との関係 特許出願人 （４２６）日本電装株式会社 ４、代理人 東京都千代田区霞が関３丁目７番２号 ｔＪＢＥビルで
ｉＨ 、Ｊ ５、補正命令の日付 昭和６２年２月２４日 ４、図面の簡単な説明 第１図はこの発明の一実施例に係る気相エピタキシャル
成長を実施するための装置の概略を示す構成図、第２図
は上記装置を用いてエピタキシャル層を形成する場合の
温度プログラムの状態を示す図、第３図および第４図は
それぞれ上記エピタキシャル成長過程における成長層部
分の結晶慣通の写真を示す図、第５図はこの発明の他の
実施例を説明するための成長温度プログラムの状態を示
す図である。 １１・・・反応容器、１２・・・半導体基板、１３・・
・トレイ、１４・・・サセプタ、１５・・・ワークコイ
ル、１６・・・高周波誘導コイル。 出願人代理人 弁理士 鈴 江 武 彦手続補″Ｅ關
６□３．、＋ Ｑ 昭和 年 月 日
成長を実施するための装置の概略を示す構成図、第２図
は上記装置を用いてエピタキシャル層を形成する場合の
温度プログラムの状態を示す図、第３図および第４図は
それぞれ上記エピタキシャル成長過程における成長層部
分の写真を示す図、第５図はこの発明の他の実施例を説
明するための成長温度プログラムの状態を示す図である
。 ［１・・・反応容器、１２・・・半導体基板、」訃・・
トレイ、１４・・・サセプタ、Ｉ５・・・ワークコイル
、１Ｂ・・・高周波誘導コイル。 出願人代理人 弁理士 鈴 江 武 産業 ＩＩＩＡ 第４図 第５０ 特許庁長官 黒 １）明 雄 殿 １、事件の表示 特願昭６１−２８１２５２号 ２、発明の名称 気相エピタキシャル成長方法 ３、補正をする者 事件との関係 特許出願人 （４２６）日本電装株式会社 ４、代理人 東京都千代田区霞が関３丁目７番２号 ｔＪＢＥビルで
ｉＨ 、Ｊ ５、補正命令の日付 昭和６２年２月２４日 ４、図面の簡単な説明 第１図はこの発明の一実施例に係る気相エピタキシャル
成長を実施するための装置の概略を示す構成図、第２図
は上記装置を用いてエピタキシャル層を形成する場合の
温度プログラムの状態を示す図、第３図および第４図は
それぞれ上記エピタキシャル成長過程における成長層部
分の結晶慣通の写真を示す図、第５図はこの発明の他の
実施例を説明するための成長温度プログラムの状態を示
す図である。 １１・・・反応容器、１２・・・半導体基板、１３・・
・トレイ、１４・・・サセプタ、１５・・・ワークコイ
ル、１６・・・高周波誘導コイル。 出願人代理人 弁理士 鈴 江 武 彦手続補″Ｅ關
６□３．、＋ Ｑ 昭和 年 月 日
Claims (5)
- （１）半導体基板上に、この基板と格子定数の異なる半
導体物質を薄膜状に低温成長させる第１の工程と、 上記第１の工程で形成された薄膜状の成長層を上記第１
の工程より高温で熱処理し、上記半導体物質の薄膜を島
状の単結晶にする第２の工程と、この第２の工程で上記
半導体物質の島状単結晶の形成された上記半導体基板に
、さらに上記半導体物質を高温成長層させる第３の工程
と、を具備したことを特徴とする気相エピタキシャル成
長方法。 - （２）上記半導体基板はシリコンによって構成され、上
記成長される半導体物質はIII−Ｖ族化合物半導体でな
るようにした特許請求の範囲第１項記載の気相エピタキ
シャル成長方法。 - （３）上記III−Ｖ族化合物半導体はＧａＡｓでなる特
許請求の範囲第２項記載の気相エピタキシャル成長方法
。 - （４）上記III−Ｖ族化合物半導体はＩｎＰでなる特許
請求の範囲第２項記載の気相エピタキシャル成長方法。 - （５）上記第１の工程で成長された半導体物質の薄膜の
厚さは、２００Å以下に設定されるようにした特許請求
の範囲第１項記載の気相エピタキシャル成長方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281252A JP2743351B2 (ja) | 1986-11-26 | 1986-11-26 | 気相エピタキシヤル成長方法 |
| US08/432,637 US5578521A (en) | 1986-11-20 | 1995-05-03 | Semiconductor device with vaporphase grown epitaxial |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281252A JP2743351B2 (ja) | 1986-11-26 | 1986-11-26 | 気相エピタキシヤル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63133616A true JPS63133616A (ja) | 1988-06-06 |
| JP2743351B2 JP2743351B2 (ja) | 1998-04-22 |
Family
ID=17636478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61281252A Expired - Lifetime JP2743351B2 (ja) | 1986-11-20 | 1986-11-26 | 気相エピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743351B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019529A (en) * | 1988-05-17 | 1991-05-28 | Fujitsu Limited | Heteroepitaxial growth method |
| CN102597307A (zh) * | 2009-08-25 | 2012-07-18 | 艾克斯特朗欧洲公司 | Cvd方法和cvd反应器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102725129B1 (ko) * | 2021-12-30 | 2024-11-04 | 박재혁 | 에피택셜 막 형성 방법 및 이에 따른 에피택셜 막 구조 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56155442U (ja) * | 1980-04-21 | 1981-11-20 | ||
| JPS6126216A (ja) * | 1984-07-16 | 1986-02-05 | Agency Of Ind Science & Technol | 化合物半導体の成長方法 |
| JPS62202894A (ja) * | 1986-02-28 | 1987-09-07 | Kyocera Corp | 第３・ｖ族化合物半導体の気相成長法 |
-
1986
- 1986-11-26 JP JP61281252A patent/JP2743351B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56155442U (ja) * | 1980-04-21 | 1981-11-20 | ||
| JPS6126216A (ja) * | 1984-07-16 | 1986-02-05 | Agency Of Ind Science & Technol | 化合物半導体の成長方法 |
| JPS62202894A (ja) * | 1986-02-28 | 1987-09-07 | Kyocera Corp | 第３・ｖ族化合物半導体の気相成長法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019529A (en) * | 1988-05-17 | 1991-05-28 | Fujitsu Limited | Heteroepitaxial growth method |
| CN102597307A (zh) * | 2009-08-25 | 2012-07-18 | 艾克斯特朗欧洲公司 | Cvd方法和cvd反应器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2743351B2 (ja) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008121B1 (ko) | 헤테로 에피택셜 성장법 | |
| US5250148A (en) | Process for growing GaAs monocrystal film | |
| US3963538A (en) | Two stage heteroepitaxial deposition process for GaP/Si | |
| JP2008531458A (ja) | 格子不整合基板のための単一工程の高温核生成方法 | |
| JPH02211620A (ja) | 化合物半導体単結晶薄膜の成長方法 | |
| US4908074A (en) | Gallium arsenide on sapphire heterostructure | |
| WO2023079880A1 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| EP1038056B1 (en) | A method of growing a buffer layer using molecular beam epitaxy | |
| CN103710747B (zh) | 一种n源间隔输送制备氮化物单晶薄膜及方法 | |
| US5578521A (en) | Semiconductor device with vaporphase grown epitaxial | |
| JPS63133616A (ja) | 気相エピタキシヤル成長方法 | |
| JP2003332234A (ja) | 窒化層を有するサファイア基板およびその製造方法 | |
| JPH10163528A (ja) | Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 | |
| JPH02221196A (ja) | ３―ｖ族化合物半導体薄膜の形成方法 | |
| JP2753832B2 (ja) | 第▲ｉｉｉ▼・ｖ族化合物半導体の気相成長法 | |
| JPS6143413A (ja) | 化合物半導体単結晶薄膜の形成方法 | |
| JP2576135B2 (ja) | Ｓｉ基板上のＧａＰ結晶の成長方法 | |
| JP2704224B2 (ja) | 半導体素子及びその製法 | |
| JPS61260622A (ja) | ＧａＡｓ単結晶薄膜の成長法 | |
| JPH0686355B2 (ja) | 第▲ｉｉｉ▼・ｖ族化合物半導体の気相成長法 | |
| JPH11283925A (ja) | 化合物半導体の製膜方法 | |
| JP2736417B2 (ja) | 半導体素子の製法 | |
| JPH03290925A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH01173708A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |