JPS63133732A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS63133732A JPS63133732A JP28122486A JP28122486A JPS63133732A JP S63133732 A JPS63133732 A JP S63133732A JP 28122486 A JP28122486 A JP 28122486A JP 28122486 A JP28122486 A JP 28122486A JP S63133732 A JPS63133732 A JP S63133732A
- Authority
- JP
- Japan
- Prior art keywords
- data transmission
- transmission device
- column
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、デジタル信号を伝達する、データ伝送装置
に関するものである。
に関するものである。
一台のデータ伝送装置親機と多数のデータ伝送装置子機
の間で、データを伝送する方式として、第2図に示すも
のが6る0 第2図において、(1)はデータ伝送装置親機、(2〜
17)はデータ伝送装置子機、(2011)は行方向の
データ伝送装置子機を指定する行アドレス信号(203
〜206)を発生する行アドレス・デコーダ、(202
)は列方向のデータ伝送装置子機を指定する列アドレス
信号(207〜210)を発生する列アドレス・デコー
ダ。
の間で、データを伝送する方式として、第2図に示すも
のが6る0 第2図において、(1)はデータ伝送装置親機、(2〜
17)はデータ伝送装置子機、(2011)は行方向の
データ伝送装置子機を指定する行アドレス信号(203
〜206)を発生する行アドレス・デコーダ、(202
)は列方向のデータ伝送装置子機を指定する列アドレス
信号(207〜210)を発生する列アドレス・デコー
ダ。
(211)はデータ伝送装置親機(1)が、行アドレス
・デコーダ(201)を制御する行制御信号、0窃は同
じく、列アドレス・デコーダ(202)を制御する列制
御信号。
・デコーダ(201)を制御する行制御信号、0窃は同
じく、列アドレス・デコーダ(202)を制御する列制
御信号。
(20,21)はデータ・ライン及びデータ伝送のタイ
ミングを同期させるクロック信号である0次に動作につ
いて説明する0 データ伝送装置親機11)が、任意のデータ伝送装置子
機とデータの伝送を行なう場合、データ伝送装置親機(
11は、行アドレス・デコーダ(201)に、その任意
のデータ伝送装置子機の行番号に和尚する行制御信号(
211)を送信する。行アドレス・デコーダ(201)
は、受は取った行制御信号(211) Kより、その任
意のデータ伝送装置子機の継がっている行アドレス・ラ
インを有効にするとともに他の行アドレスΦラインを無
効にする0以上と同時にデータ伝送装置親機(1)は、
その任意のデータ伝送装置子機の列番号に相当する列制
御信号α傷を列アドレス・デコーダ(202)に送信す
る。列アドレスΦデコーダ(202)は、受は取った列
制御信号α呻により、その任意のデータ伝送装置子機の
継がっている列アドレス・ラインを有効にするとともに
他の列アドレス・ラインを無効にする。
ミングを同期させるクロック信号である0次に動作につ
いて説明する0 データ伝送装置親機11)が、任意のデータ伝送装置子
機とデータの伝送を行なう場合、データ伝送装置親機(
11は、行アドレス・デコーダ(201)に、その任意
のデータ伝送装置子機の行番号に和尚する行制御信号(
211)を送信する。行アドレス・デコーダ(201)
は、受は取った行制御信号(211) Kより、その任
意のデータ伝送装置子機の継がっている行アドレス・ラ
インを有効にするとともに他の行アドレスΦラインを無
効にする0以上と同時にデータ伝送装置親機(1)は、
その任意のデータ伝送装置子機の列番号に相当する列制
御信号α傷を列アドレス・デコーダ(202)に送信す
る。列アドレスΦデコーダ(202)は、受は取った列
制御信号α呻により、その任意のデータ伝送装置子機の
継がっている列アドレス・ラインを有効にするとともに
他の列アドレス・ラインを無効にする。
こうして、行アドレス・ラインと列アドレス・ラインが
同時に有効になったデータ伝送装置子機のみが、データ
伝送装置親機(1)とデータ伝送を許可され、データ・
ラインQBとクロック信号翰によシ、データ伝送装置親
機(1)と任意のデータ伝送装置の間で、データ伝送が
可能となる。
同時に有効になったデータ伝送装置子機のみが、データ
伝送装置親機(1)とデータ伝送を許可され、データ・
ラインQBとクロック信号翰によシ、データ伝送装置親
機(1)と任意のデータ伝送装置の間で、データ伝送が
可能となる。
以上のように、従来のデータ伝送方式では、データ伝送
装置子機の入出力として4種の信号を必要とするので、
小型化等で入出力端子数を制限される場合対応できない
。
装置子機の入出力として4種の信号を必要とするので、
小型化等で入出力端子数を制限される場合対応できない
。
又、ある時点を見ると、親機とデータ伝送している子機
は、1台のみで、全子機とデータ伝送を行なうために必
要な時間は、子機の数に比例するため、子機の数が多く
なると、データ伝送に非常に多くの時間を要してしまう
。
は、1台のみで、全子機とデータ伝送を行なうために必
要な時間は、子機の数に比例するため、子機の数が多く
なると、データ伝送に非常に多くの時間を要してしまう
。
この発明は、1紀のような問題点を解消するためになさ
れたもので、データ伝送装置子機の入出力端子数を極力
減るし、かつ、データ伝送に要する時間を極力短縮する
ことを目的とする。
れたもので、データ伝送装置子機の入出力端子数を極力
減るし、かつ、データ伝送に要する時間を極力短縮する
ことを目的とする。
この発明に係るデータ伝送方式は、データ伝送装置子機
をマトリックスに配置し、その行信号として、データを
、列信号としてクロック信号を入力するとともに、列制
御装置として任意の列にのみクロック信号を通過させる
クロック・ゲートを設けたものである。
をマトリックスに配置し、その行信号として、データを
、列信号としてクロック信号を入力するとともに、列制
御装置として任意の列にのみクロック信号を通過させる
クロック・ゲートを設けたものである。
この発明におけるデータ伝送方式では、データ伝送装置
子機の入出力信号として、データ及びクロック信号の2
種のみで、データの伝送が可能である。
子機の入出力信号として、データ及びクロック信号の2
種のみで、データの伝送が可能である。
又、同一列のデータ伝送装置子機すべてが、同時にデー
タ伝送可能なため、全子機とのデータ伝送に要する時間
は、その数の平方根に比例するため、非常に短縮可能で
ある。
タ伝送可能なため、全子機とのデータ伝送に要する時間
は、その数の平方根に比例するため、非常に短縮可能で
ある。
以下、この発明の一実施例主因について説明する。
第1図において、(1)はデータ伝送装置親機、(2〜
lマ)はデータ伝送装置子機、(至)はデータ伝送装置
親機(1)が発生するクロック信号翰を列制御信号α嗜
によシ任意の一列のみに伝達するクロック争ゲー ト、
(25〜28)はその伝達されたクロック信号が噂るク
ロック・ライン、(21〜24)はデータ・ラインであ
る。
lマ)はデータ伝送装置子機、(至)はデータ伝送装置
親機(1)が発生するクロック信号翰を列制御信号α嗜
によシ任意の一列のみに伝達するクロック争ゲー ト、
(25〜28)はその伝達されたクロック信号が噂るク
ロック・ライン、(21〜24)はデータ・ラインであ
る。
次に動作について説明する。
ゲータ伝送装#親機(1)は、任意の列の各行のデータ
伝送装置子機に対するデータをデータ・ライン(21〜
24)を通して送る。それと同時に、ゲータ伝送装置親
機(1)は、その任意の列の番号を列制御信号(至)と
してクロック−ゲート(至)に送る。クロック拳ゲート
(ト)は、受けた列番号のクロック・ラインにのみデー
タ伝送装置親機(1)の発生したクロック信号翰を伝達
する。
伝送装置子機に対するデータをデータ・ライン(21〜
24)を通して送る。それと同時に、ゲータ伝送装置親
機(1)は、その任意の列の番号を列制御信号(至)と
してクロック−ゲート(至)に送る。クロック拳ゲート
(ト)は、受けた列番号のクロック・ラインにのみデー
タ伝送装置親機(1)の発生したクロック信号翰を伝達
する。
以上の動作によシ、同一行内で、クロック信号(1)が
入力されるデータ伝送装置子機は、1台のみと、なり、
任意の列のデータ伝送装置子機すべてに同時にデータが
伝送される。
入力されるデータ伝送装置子機は、1台のみと、なり、
任意の列のデータ伝送装置子機すべてに同時にデータが
伝送される。
以上のように、この発明によれば、データ伝送装置子機
の入出力端子数を半減でき、かつ、データ伝送に要する
時間も大幅に短縮することが可能で、高密度に配置され
た小型の機器を高速度で制御する場合等に多大の効果が
ある。
の入出力端子数を半減でき、かつ、データ伝送に要する
時間も大幅に短縮することが可能で、高密度に配置され
た小型の機器を高速度で制御する場合等に多大の効果が
ある。
第1図は、この発明の一実施例によるデータ伝送系の系
統図、第2図は、従来のデータ伝送系の系統図である。 +11・・・ゲータ伝送装置親機、(2〜17)・・・
データ伝送装置子機、(至)・・・クロック・ゲート。 尚、図中、同一符号は同一、又は和尚部分を示す0
統図、第2図は、従来のデータ伝送系の系統図である。 +11・・・ゲータ伝送装置親機、(2〜17)・・・
データ伝送装置子機、(至)・・・クロック・ゲート。 尚、図中、同一符号は同一、又は和尚部分を示す0
Claims (1)
- 一台のデータ伝送装置親機とマトリックスに配置された
多数のデータ伝送装置子機の間でのデータ伝送において
、任意の列にのみクロック信号を伝達するクロック・ゲ
ートを設けたことを特徴とするデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28122486A JPS63133732A (ja) | 1986-11-25 | 1986-11-25 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28122486A JPS63133732A (ja) | 1986-11-25 | 1986-11-25 | デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63133732A true JPS63133732A (ja) | 1988-06-06 |
Family
ID=17636093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28122486A Pending JPS63133732A (ja) | 1986-11-25 | 1986-11-25 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63133732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100357926C (zh) * | 2005-08-29 | 2007-12-26 | 杭州华三通信技术有限公司 | 一种设备管理系统及方法 |
-
1986
- 1986-11-25 JP JP28122486A patent/JPS63133732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100357926C (zh) * | 2005-08-29 | 2007-12-26 | 杭州华三通信技术有限公司 | 一种设备管理系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62160564A (ja) | パイプライン制御方式 | |
| JPS61161568A (ja) | 情報伝送方式 | |
| JPH0922989A (ja) | 半導体メモリ装置とその伝送ライン形成方法 | |
| JPS5924363A (ja) | 複数マイクロコンピユ−タのバス共通接続方式 | |
| JP2504615B2 (ja) | 信号伝達タイミング制御方式 | |
| JPH05108119A (ja) | シリアル伝送ラインを用いた通信処理方法 | |
| JPH01304750A (ja) | 半導体集積回路 | |
| SU1056178A1 (ru) | Устройство дл управлени вводом-выводом информации | |
| KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
| JPS6072451A (ja) | 非確認転送におけるブロツク転送方式 | |
| JPS6190250A (ja) | インタ−フエイス回路 | |
| JPH0653974A (ja) | バス制御装置 | |
| JPS59158150A (ja) | ポ−リング制御方式 | |
| JPH02152336A (ja) | ディジタル多重化器 | |
| JPS62290930A (ja) | 情報処理装置のフア−ムウエア生成方式 | |
| JPS6020263A (ja) | 入出力装置の選択方式 | |
| JPS61223963A (ja) | マスタ・スレ−ブ間の接続回路 | |
| JPS63122991A (ja) | 負荷制御システム | |
| JPS6261143A (ja) | 入出力制御装置 | |
| JPS59186451A (ja) | デ−タ伝送方式 | |
| JPH0380748A (ja) | 共通バス系切替方式 | |
| JP2002330121A (ja) | コントロールユニットおよびネットワークサーボ制御方法 | |
| JPH044615B2 (ja) | ||
| JPS6384399A (ja) | ボタン電話装置 | |
| JPH04352015A (ja) | 位相信号伝達方式 |