JPS63139436A - スタツフ同期回路 - Google Patents
スタツフ同期回路Info
- Publication number
- JPS63139436A JPS63139436A JP61287448A JP28744886A JPS63139436A JP S63139436 A JPS63139436 A JP S63139436A JP 61287448 A JP61287448 A JP 61287448A JP 28744886 A JP28744886 A JP 28744886A JP S63139436 A JPS63139436 A JP S63139436A
- Authority
- JP
- Japan
- Prior art keywords
- flop
- flip
- reading
- stuff
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 5
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、互いに非同期のディジタル信号の複数個を多
重化するパルススタッフ同期方式のスタッフ同期回路に
関する。ここで、パルススタッフ同期方式とは、クロッ
ク周波数ｆＬのディジタル信号をこの周波数と非同期で
あってかつこの周波数より高いクロック周波数ｆ８のデ
ィジタル信号に変換する方式をいう。
重化するパルススタッフ同期方式のスタッフ同期回路に
関する。ここで、パルススタッフ同期方式とは、クロッ
ク周波数ｆＬのディジタル信号をこの周波数と非同期で
あってかつこの周波数より高いクロック周波数ｆ８のデ
ィジタル信号に変換する方式をいう。
本発明は、書込みと読出しタイミングを違えてスタッフ
パルスを挿入するスタッフ同期回路において、 書込みと読出しタイミングとの位相差を検出する時刻と
スタッフパルスの挿入タイミングを判定する時刻との時
差を一定に保つことにより、回路に内在する超低周波ジ
ッタの発生を防止することができるようにしたものであ
る。
パルスを挿入するスタッフ同期回路において、 書込みと読出しタイミングとの位相差を検出する時刻と
スタッフパルスの挿入タイミングを判定する時刻との時
差を一定に保つことにより、回路に内在する超低周波ジ
ッタの発生を防止することができるようにしたものであ
る。
第２図はパルススタッフ同期方式の中核をなすスタッフ
同期回路の一例の構成を示す、読出しと書込みが独立に
行えるエラスティックメモリ１は８ビットであり、クロ
ック周波数ｆＬのディジタル信号は第１〜８ビットへの
書込パルスＷ１〜８によりエラスティックメモリ１に順
次書込まれる。
同期回路の一例の構成を示す、読出しと書込みが独立に
行えるエラスティックメモリ１は８ビットであり、クロ
ック周波数ｆＬのディジタル信号は第１〜８ビットへの
書込パルスＷ１〜８によりエラスティックメモリ１に順
次書込まれる。
エラスティックメモリ１に書込まれたデータは周波数ｆ
Ｈのクロックで第１〜８ビットからの読出パルスＲ１〜
８で順次読出され、クロック周波数ｆ、のディジタル信
号が出力される。ここで、ｆＬ＜ｆＨであり、エラステ
ィックメモリ１のある特定ノヒットに着目すると、その
ビットの１込パルスと読出パルスは時間と共に接近し、
ひきつづき読出パルスが書込パルスを追い越して次のデ
ータを書込む前に再度前のデータを読出す現象すなわち
メモリスリップが発生することになる。パルススタッフ
同期方式はメモリスリップを防止するためにエラスティ
ックメモリ１からの読出しを１回休止し、代わりにその
時点でむだビットをクロック周波数ｆ、のディジタル信
号中に挿入する。この操作をスタッフという。したがっ
て、スタッフ同期回路ではエラスティックメモリ１のあ
る特定のビットの書込みと読出しが接近したことを検出
する必要があるが、第２図の回路ではＤフリップフロッ
プ４がその働きをしている。エラスティックメモリｌの
第１ビットへの書込パルスＷｌがクロック周波数ｆＬの
１ビット幅だけ「１」であり、かつその立上がりで書込
みが行われ、またエラスティックメモリ１の第１ビット
の読出パルスＲ１の立上がりで読出しが行われる。エラ
スチックメモリ１の第１ビットに着目してその書込みと
読出しの位相差が１ビット以内に近づいた場合に、Ｄフ
リップフロップ４のＱ出力は「１」になる。すなわち、
Ｄフリップフロップ４の出力をスタッフの制御に用いる
ことができる。ところで、クロック周波数ｆ□のディジ
タル信号は、通常フレームを構成し、エラスティックメ
モリ１から読出したビットの他にフレームビットなどの
制御ビットが付加される。スタッフを行えるのは普通１
フレーム中である特定の１ビットに限られ、あるフレー
ムでスタッフを行うか行わないかの判定は例えばそのフ
レームの先頭で行われる。第２図のＤフリップフロップ
５のＴ端子に入力される信号がフレームの先頭にのみ立
上がりがあるとすると、Ｄフリップフロップ５のＱ出力
はスタッフを行うか行わないかをフレームの先頭で判断
した結果であり、「１」のときはスタッフを行い、ｒＯ
Ｊのときにはスタッフを行わない。
Ｈのクロックで第１〜８ビットからの読出パルスＲ１〜
８で順次読出され、クロック周波数ｆ、のディジタル信
号が出力される。ここで、ｆＬ＜ｆＨであり、エラステ
ィックメモリ１のある特定ノヒットに着目すると、その
ビットの１込パルスと読出パルスは時間と共に接近し、
ひきつづき読出パルスが書込パルスを追い越して次のデ
ータを書込む前に再度前のデータを読出す現象すなわち
メモリスリップが発生することになる。パルススタッフ
同期方式はメモリスリップを防止するためにエラスティ
ックメモリ１からの読出しを１回休止し、代わりにその
時点でむだビットをクロック周波数ｆ、のディジタル信
号中に挿入する。この操作をスタッフという。したがっ
て、スタッフ同期回路ではエラスティックメモリ１のあ
る特定のビットの書込みと読出しが接近したことを検出
する必要があるが、第２図の回路ではＤフリップフロッ
プ４がその働きをしている。エラスティックメモリｌの
第１ビットへの書込パルスＷｌがクロック周波数ｆＬの
１ビット幅だけ「１」であり、かつその立上がりで書込
みが行われ、またエラスティックメモリ１の第１ビット
の読出パルスＲ１の立上がりで読出しが行われる。エラ
スチックメモリ１の第１ビットに着目してその書込みと
読出しの位相差が１ビット以内に近づいた場合に、Ｄフ
リップフロップ４のＱ出力は「１」になる。すなわち、
Ｄフリップフロップ４の出力をスタッフの制御に用いる
ことができる。ところで、クロック周波数ｆ□のディジ
タル信号は、通常フレームを構成し、エラスティックメ
モリ１から読出したビットの他にフレームビットなどの
制御ビットが付加される。スタッフを行えるのは普通１
フレーム中である特定の１ビットに限られ、あるフレー
ムでスタッフを行うか行わないかの判定は例えばそのフ
レームの先頭で行われる。第２図のＤフリップフロップ
５のＴ端子に入力される信号がフレームの先頭にのみ立
上がりがあるとすると、Ｄフリップフロップ５のＱ出力
はスタッフを行うか行わないかをフレームの先頭で判断
した結果であり、「１」のときはスタッフを行い、ｒＯ
Ｊのときにはスタッフを行わない。
ところで、第２図の回路ではエラスティックメモリ１の
第１ビットのみに着目してその書込みと読出しの位相差
を検出している。したがって、ｆＬ＝ｆＨであれば、第
１ビットの書込みと読出しの位相差とその他のビットの
書込みと読出しの位相差は等しいが、実際にはｆＬ＜ｆ
Ｍであり、第１ビットから第８ビットに進むにつれ書込
みと読出しとの位相差は小さくなってゆき、再び第１ビ
ットの書込みおよび読出しが行われる時点ではさらに小
さくなっている。したがって、エラスティックメモリ１
の書込みと読出しの位相差は特定の１ビットに限らず、
全ビットに対して行うべきである。それにもかかわらず
第２図の回路構成のスタッフ同期回路は広く用いられて
いる。その理由は、エラスティックメモリの各ビットの
書込みと読出しの位相差を検出して時々刻々と変化する
位相差情報を得ることが困難であるからである。
第１ビットのみに着目してその書込みと読出しの位相差
を検出している。したがって、ｆＬ＝ｆＨであれば、第
１ビットの書込みと読出しの位相差とその他のビットの
書込みと読出しの位相差は等しいが、実際にはｆＬ＜ｆ
Ｍであり、第１ビットから第８ビットに進むにつれ書込
みと読出しとの位相差は小さくなってゆき、再び第１ビ
ットの書込みおよび読出しが行われる時点ではさらに小
さくなっている。したがって、エラスティックメモリ１
の書込みと読出しの位相差は特定の１ビットに限らず、
全ビットに対して行うべきである。それにもかかわらず
第２図の回路構成のスタッフ同期回路は広く用いられて
いる。その理由は、エラスティックメモリの各ビットの
書込みと読出しの位相差を検出して時々刻々と変化する
位相差情報を得ることが困難であるからである。
しかし、第２図に示す回路構成のエラスティックメモリ
のある特定のビットの書込みと読出しの位相差を検出し
た結果でスタッフを行うか行わないかの判定をした場合
に、以下のような問題が発生する場合がある。この回路
は、スタッフ判定を行う時点でエラスティックメモリ１
の第何ビットを書込みおよび読出しているかは不定であ
り、しかもフレーム毎に変化する。あるフレームでスタ
ッフ判定時点に第５ビットの読出しを行ったとすると、
第１ビットの読出しはスタッフ判定時点よりも５ビット
前の時点であり、その時点での書込みと読出しの位相差
でスタッフ判定を行うことになる。このために、スタッ
フ判定時点の第５ビフトの書込みと読出しの位相差がス
タッフを行うべき程度に小さかったとしても、それより
５ビット前の時点での第１ビットの書込みと読出しの位
相差がそれほど小さくないことがあり、スタッフを行わ
ない場合が生じる。この場合に各フレームにおいてスタ
ッフ判定時点とスタッフ判定に用いられる位相比較時点
との時間差が一定であるならば、単にスタッフ判定時点
が等価的に移動しただけであって特に問題ではないが、
実際はそのようなことはなく、スタッフ判定時点とスタ
ッフ判定に用いられる位相比較時点との時間差はフレー
ムによって変化し、スタッフを行うべきフレームでスタ
ッフを行う場合と行わない場合とが生じる。このために
、文献（六郷義典「スタッフ同期多重変換装置の標本位
相比較器によるジッタ特性」信学論（Ｂ） ｖｏｌ、Ｊ
６３−Ｂ、 Ｎａ１２． ｐ、ｐ、１３００〜１３０７
）に詳論されているように超低周波シフタが発生する。
のある特定のビットの書込みと読出しの位相差を検出し
た結果でスタッフを行うか行わないかの判定をした場合
に、以下のような問題が発生する場合がある。この回路
は、スタッフ判定を行う時点でエラスティックメモリ１
の第何ビットを書込みおよび読出しているかは不定であ
り、しかもフレーム毎に変化する。あるフレームでスタ
ッフ判定時点に第５ビットの読出しを行ったとすると、
第１ビットの読出しはスタッフ判定時点よりも５ビット
前の時点であり、その時点での書込みと読出しの位相差
でスタッフ判定を行うことになる。このために、スタッ
フ判定時点の第５ビフトの書込みと読出しの位相差がス
タッフを行うべき程度に小さかったとしても、それより
５ビット前の時点での第１ビットの書込みと読出しの位
相差がそれほど小さくないことがあり、スタッフを行わ
ない場合が生じる。この場合に各フレームにおいてスタ
ッフ判定時点とスタッフ判定に用いられる位相比較時点
との時間差が一定であるならば、単にスタッフ判定時点
が等価的に移動しただけであって特に問題ではないが、
実際はそのようなことはなく、スタッフ判定時点とスタ
ッフ判定に用いられる位相比較時点との時間差はフレー
ムによって変化し、スタッフを行うべきフレームでスタ
ッフを行う場合と行わない場合とが生じる。このために
、文献（六郷義典「スタッフ同期多重変換装置の標本位
相比較器によるジッタ特性」信学論（Ｂ） ｖｏｌ、Ｊ
６３−Ｂ、 Ｎａ１２． ｐ、ｐ、１３００〜１３０７
）に詳論されているように超低周波シフタが発生する。
この超低周波シフタは容易には取り除けないので、パル
ススタッフ同期方式が適用されている系の品質を劣化さ
せる要因になる。この対策として、例えば前記文献に記
載されているようにエラスティックメモリのビット数を
注意深く選び、超低周波シフタの振幅が小さくなるよう
にするという方法が従来知られている。しかし、それは
超低周波ジッタの振幅を小さくするにすぎず、超低周波
ジッタの発生を防ぐものではない。
ススタッフ同期方式が適用されている系の品質を劣化さ
せる要因になる。この対策として、例えば前記文献に記
載されているようにエラスティックメモリのビット数を
注意深く選び、超低周波シフタの振幅が小さくなるよう
にするという方法が従来知られている。しかし、それは
超低周波ジッタの振幅を小さくするにすぎず、超低周波
ジッタの発生を防ぐものではない。
本発明は、従来より用いられてきたスタッフ同期回路に
内在する上述の欠点を解決するもので、スタッフ判定時
点とそのスタッフ判定に用いられる位相比較時点との時
間差を一定にすることができるスタッフ同期回路を提供
することを目的とする。
内在する上述の欠点を解決するもので、スタッフ判定時
点とそのスタッフ判定に用いられる位相比較時点との時
間差を一定にすることができるスタッフ同期回路を提供
することを目的とする。
本発明は、書込みと読出しとを異なるタイミングで行う
メモリと、このメモリに入力するデータに含まれる特定
の１ビットの書込みタイミングと、この１ビットの読出
しタイミングとの位相差を検出する位相比較手段と、こ
の検出された位相差に基づきスタッフパルスの挿入タイ
ミングを判定するスタッフ判定手段とを備えたスタッフ
同期回路において、上記位相比較手段で位相差を検出す
る時刻と上記スタッフ判定手段でスタッフパルスの挿入
タイミングを判定する時刻との時差を一定に保つ制御手
段を備えたことを特徴とする。
メモリと、このメモリに入力するデータに含まれる特定
の１ビットの書込みタイミングと、この１ビットの読出
しタイミングとの位相差を検出する位相比較手段と、こ
の検出された位相差に基づきスタッフパルスの挿入タイ
ミングを判定するスタッフ判定手段とを備えたスタッフ
同期回路において、上記位相比較手段で位相差を検出す
る時刻と上記スタッフ判定手段でスタッフパルスの挿入
タイミングを判定する時刻との時差を一定に保つ制御手
段を備えたことを特徴とする。
メモリの各ビットの読出しの状態を検知してスタッフ判
定時点でのメモリの読出しの状態を正確に判断し、位相
比較を行うビットを選択する。
定時点でのメモリの読出しの状態を正確に判断し、位相
比較を行うビットを選択する。
これにより、スタッフ判定時点とこのスタッフ判定に用
いる位相比較時点との時間差を一定に保ち、スタッフ同
期回路に内在する超低周波ジッタの発生原因を除去する
。
いる位相比較時点との時間差を一定に保ち、スタッフ同
期回路に内在する超低周波ジッタの発生原因を除去する
。
〔実施例〕
以下、本発明の一実施例を図面に基づいて説明する。
第１図は８ビットのエラスティックメモリを用いた場合
の本発明に係るスタッフ同期回路の一実施例の構成を示
す。Ｄフリップフロップ４はエラスティックメモリ１の
書込みと読出しの位相比較用であり、Ｄフリップフロッ
プ５はスタッフ判定用である。Ｄフリップフロップ５の
Ｔ人力およびＤフリップフロップ８のＴ入力のいずれも
が読出カウンタ３に入力されている読出クロックに同期
している。したがって、スタッフ判定時点と異なる時点
でエラスティックメモリ１のどのビットが読出されたか
を知ればスタッフ判定時点でどのビットが読出される状
態になるかを正確に判断できる。たとえば、スタッフ判
定時点よりも読出クロック換算で１２ビット前でエラス
ティックメモリ１の第ｎビットを読出したとすると、ス
タッフ判定時点では第（ｎ ＋ １２）ｍｏｄ ８ビッ
トを読出することになる。したがって、Ｄフリップフロ
ップ８のＴ入力にＤフリップフロップ５のＴ入力よりも
読出クロック換算で１２ビット前に立上がる信号を入力
し、Ｄフリップフロップ８でラッチした結果エラスティ
ックメモリ１の第ｎビットを読出したと判断された場合
に、第１および第２の選択回路６および７で第（ｎ＋１
０）ｍｏｄ８ビットの書込パルスと読出パルスをそれぞ
れ選択するように符号化回路９を構成すれば、スタッフ
判定時点とその判定に用いられる位相比較時点の時間差
は（ｎ ＋ １２） ５ｏｄ８ （ｎ ＋１０）ｍ
ｏｄ８ ＝ ２ビットに固定されて変動しない。したが
って、超低周波ジッタは発生しない。
の本発明に係るスタッフ同期回路の一実施例の構成を示
す。Ｄフリップフロップ４はエラスティックメモリ１の
書込みと読出しの位相比較用であり、Ｄフリップフロッ
プ５はスタッフ判定用である。Ｄフリップフロップ５の
Ｔ人力およびＤフリップフロップ８のＴ入力のいずれも
が読出カウンタ３に入力されている読出クロックに同期
している。したがって、スタッフ判定時点と異なる時点
でエラスティックメモリ１のどのビットが読出されたか
を知ればスタッフ判定時点でどのビットが読出される状
態になるかを正確に判断できる。たとえば、スタッフ判
定時点よりも読出クロック換算で１２ビット前でエラス
ティックメモリ１の第ｎビットを読出したとすると、ス
タッフ判定時点では第（ｎ ＋ １２）ｍｏｄ ８ビッ
トを読出することになる。したがって、Ｄフリップフロ
ップ８のＴ入力にＤフリップフロップ５のＴ入力よりも
読出クロック換算で１２ビット前に立上がる信号を入力
し、Ｄフリップフロップ８でラッチした結果エラスティ
ックメモリ１の第ｎビットを読出したと判断された場合
に、第１および第２の選択回路６および７で第（ｎ＋１
０）ｍｏｄ８ビットの書込パルスと読出パルスをそれぞ
れ選択するように符号化回路９を構成すれば、スタッフ
判定時点とその判定に用いられる位相比較時点の時間差
は（ｎ ＋ １２） ５ｏｄ８ （ｎ ＋１０）ｍ
ｏｄ８ ＝ ２ビットに固定されて変動しない。したが
って、超低周波ジッタは発生しない。
なお、以上の説明では、Ｄフリップフロップ８のＴ入力
の立上がりがＤフリップフロップ５のＴ入力の立上がり
よりも読出クロック換算で１２ビット前であるとしたが
、特に１２ビットである必要はなく、場合によって適宜
変更しても本発明を実施することができる。また、以上
の説明ではスタッフ判定時点とその判定に用いられる位
相比較時点の時間差が２ビットとなっているが、この２
ビットを適宜変更しても本発明を実施することができる
。また、この実施例では、位相比較器でエラスティック
メモリの書込みと読出しの位相差が１ビット以下になっ
たことを検出しているが、特にそのような制限はなく、
位相比較器が検出する位相差の最大値が何ビットでも、
本発明を実施することができる。
の立上がりがＤフリップフロップ５のＴ入力の立上がり
よりも読出クロック換算で１２ビット前であるとしたが
、特に１２ビットである必要はなく、場合によって適宜
変更しても本発明を実施することができる。また、以上
の説明ではスタッフ判定時点とその判定に用いられる位
相比較時点の時間差が２ビットとなっているが、この２
ビットを適宜変更しても本発明を実施することができる
。また、この実施例では、位相比較器でエラスティック
メモリの書込みと読出しの位相差が１ビット以下になっ
たことを検出しているが、特にそのような制限はなく、
位相比較器が検出する位相差の最大値が何ビットでも、
本発明を実施することができる。
本発明は、以上説明したように、従来のスタッフ同期回
路に内在する超低周波ジッタの発生を本質的に解決する
ものであり、パルススタッフ同期方式が適用される系の
品質を向上することができる効果がある。
路に内在する超低周波ジッタの発生を本質的に解決する
ものであり、パルススタッフ同期方式が適用される系の
品質を向上することができる効果がある。
第１図は本発明実施例回路の構成を示すブロック構成図
。 第２図は従来例回路の構成を示すブロック構成図。 １・・・エラスティックメモリ、２・・・書込カウンタ
、３・・・読出カウンタ、４．５．８・・・Ｄフリップ
フロップ、６．７・・・選択回路、９・・・符号化回路
。
。 第２図は従来例回路の構成を示すブロック構成図。 １・・・エラスティックメモリ、２・・・書込カウンタ
、３・・・読出カウンタ、４．５．８・・・Ｄフリップ
フロップ、６．７・・・選択回路、９・・・符号化回路
。
Claims (1)
- （１）書込みと読出しとを異なるタイミングで行うメモ
リ（１）と、 このメモリに入力するデータに含まれる特定の１ビット
の書込みタイミングと、この１ビットの読出しタイミン
グとの位相差を検出する位相比較手段（４）と、 この検出された位相差に基づきスタッフパルスの挿入タ
イミングを判定するスタッフ判定手段（５）と を備えたスタッフ同期回路において、 上記位相比較手段で位相差を検出する時刻と上記スタッ
フ判定手段でスタッフパルスの挿入タイミングを判定す
る時刻との時差を一定に保つ制御手段（６、７、８、９
） を備えたことを特徴とするスタッフ同期回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287448A JPH0626329B2 (ja) | 1986-12-02 | 1986-12-02 | スタツフ同期回路 |
| US07/127,498 US4920547A (en) | 1986-12-02 | 1987-12-01 | Stuff synchronization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287448A JPH0626329B2 (ja) | 1986-12-02 | 1986-12-02 | スタツフ同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63139436A true JPS63139436A (ja) | 1988-06-11 |
| JPH0626329B2 JPH0626329B2 (ja) | 1994-04-06 |
Family
ID=17717456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61287448A Expired - Lifetime JPH0626329B2 (ja) | 1986-12-02 | 1986-12-02 | スタツフ同期回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4920547A (ja) |
| JP (1) | JPH0626329B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0398341A (ja) * | 1989-09-11 | 1991-04-23 | Fujitsu Ltd | データ転送回路 |
| JPH03283733A (ja) * | 1990-03-30 | 1991-12-13 | Nec Corp | スタッフ同期方式 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756968B2 (ja) * | 1989-06-23 | 1995-06-14 | 日本電気株式会社 | 多重スタッフ処理回路 |
| DE3922897A1 (de) * | 1989-07-12 | 1991-01-17 | Philips Patentverwaltung | Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung |
| DE3934248A1 (de) * | 1989-10-13 | 1991-04-18 | Standard Elektrik Lorenz Ag | Multiplexer und demultiplexer, insbesondere fuer nachrichtenuebertragungs-netze mit einer synchronen hierarchie der digitalsignale |
| US5287360A (en) * | 1989-12-27 | 1994-02-15 | Alcatel Cit | Device for inserting information bits into a specific frame structure |
| US5313502A (en) * | 1990-05-09 | 1994-05-17 | Ant Nachrichtentechnik Gmbh | Arrangement for imaging a useful signal from the frame of a first digital signal at a first bite rate into the frame of a second digital signal at a second bite rate |
| DE4014814A1 (de) * | 1990-05-09 | 1991-11-21 | Ant Nachrichtentech | Verfahren und anordnung zur reduktion von wartezeitjitter |
| US5111485A (en) * | 1990-05-18 | 1992-05-05 | Northern Telecom Limited | Method of and circuit for synchronizing data |
| FR2675924B1 (fr) * | 1991-04-25 | 1993-12-24 | Innovatron Sa | Systeme d'echange de donnees entre un objet electronique accouple a un dispositif de transfert a debits de donnees distincts, objet inserable et dispositif de transfert correspondants. |
| DE69227820T2 (de) * | 1991-10-10 | 1999-05-12 | Nec Corp., Tokio/Tokyo | Sonet DS-N-Desynchronisiereinrichtung |
| US5390180A (en) * | 1991-10-10 | 1995-02-14 | Nec America, Inc. | SONET DS-N desynchronizer |
| US5323426A (en) * | 1992-02-21 | 1994-06-21 | Apple Computer, Inc. | Elasticity buffer for data/clock synchronization |
| US5428649A (en) * | 1993-12-16 | 1995-06-27 | International Business Machines Corporation | Elastic buffer with bidirectional phase detector |
| JP3130425B2 (ja) * | 1994-03-18 | 2001-01-31 | 富士通株式会社 | ジッタ抑圧回路 |
| JP2766228B2 (ja) * | 1995-09-26 | 1998-06-18 | 日本電気通信システム株式会社 | スタッフ同期フレーム制御方式 |
| JP3478228B2 (ja) * | 2000-03-07 | 2003-12-15 | 日本電気株式会社 | 速度変換回路及びその制御方法 |
| US7366270B2 (en) * | 2000-12-20 | 2008-04-29 | Primarion, Inc. | PLL/DLL dual loop data synchronization utilizing a granular FIFO fill level indicator |
| US20020075981A1 (en) * | 2000-12-20 | 2002-06-20 | Benjamim Tang | PLL/DLL dual loop data synchronization |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2308251A1 (fr) * | 1975-04-18 | 1976-11-12 | Telecommunications Sa | Procede et dispositif de demande de justification |
| US3961136A (en) * | 1975-04-25 | 1976-06-01 | International Telephone And Telegraph Corporation | Digital data transmit and receive channel modem |
| IT1074199B (it) * | 1976-12-23 | 1985-04-17 | Italiana Telecomunicazioni Ora | Memoria elastica per la soppressione del disturbo di fase (jitter)nei sistemi di trasmissione per segnali digitali |
| US4347620A (en) * | 1980-09-16 | 1982-08-31 | Northern Telecom Limited | Method of and apparatus for regenerating a signal frequency in a digital signal transmission system |
| US4397017A (en) * | 1981-03-02 | 1983-08-02 | Nippon Electric Co., Ltd. | Stuff synchronization device with reduced sampling jitter |
-
1986
- 1986-12-02 JP JP61287448A patent/JPH0626329B2/ja not_active Expired - Lifetime
-
1987
- 1987-12-01 US US07/127,498 patent/US4920547A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0398341A (ja) * | 1989-09-11 | 1991-04-23 | Fujitsu Ltd | データ転送回路 |
| JPH03283733A (ja) * | 1990-03-30 | 1991-12-13 | Nec Corp | スタッフ同期方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4920547A (en) | 1990-04-24 |
| JPH0626329B2 (ja) | 1994-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4415984A (en) | Synchronous clock regenerator for binary serial data signals | |
| JPH0626329B2 (ja) | スタツフ同期回路 | |
| US4984249A (en) | Method and apparatus for synchronizing digital data symbols | |
| US5216554A (en) | Digital phase error estimator | |
| KR920000165B1 (ko) | 디지탈 프레임 동기 장치 | |
| GB2136249A (en) | Digital maximum likelihood detector for class iv partial response | |
| EP0434837A1 (en) | Method and apparatus for reproduction | |
| US4330856A (en) | Digital signal transmission system including means for converting asynchronous signals to the operating speed of a transmission line | |
| KR930009283A (ko) | 디지틀 데이타 에러 교정장치 및 디지틀 동기 검출장치 | |
| US20030041292A1 (en) | Data recovery circuit for minimizing power consumption by non-integer times oversampling | |
| US4546394A (en) | Signal reconstruction circuit for digital signals | |
| US5247485A (en) | Memory device | |
| US4766602A (en) | Synchronizing signal decoding | |
| US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
| US5157696A (en) | Digital signal time difference correcting circuit | |
| US6885681B2 (en) | Bit rate converter with controlled stuffing rate | |
| EP0299265A2 (en) | Receiver synchronization in encoder/decoder | |
| US5475715A (en) | Sync data introduction method and system | |
| EP0409168A2 (en) | Elastic store memory circuit | |
| US4868853A (en) | Demodulation circuit for digital modulated signal | |
| JP3156273B2 (ja) | ポインタ処理回路 | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| JP3412991B2 (ja) | 受信位相同期回路 | |
| KR100263048B1 (ko) | 듀얼 비트 엔알제트 데이타 전송방식 디스크 구동 기록장치의 어드레스 마크 검출장치 | |
| SU1385139A1 (ru) | Устройство дл магнитной записи - воспроизведени цифровой информации |