JPS6314530A - ｍＢＩＣ符号を用いた副信号転送方式 - Google Patents
ｍＢＩＣ符号を用いた副信号転送方式Info
- Publication number
- JPS6314530A JPS6314530A JP15719386A JP15719386A JPS6314530A JP S6314530 A JPS6314530 A JP S6314530A JP 15719386 A JP15719386 A JP 15719386A JP 15719386 A JP15719386 A JP 15719386A JP S6314530 A JPS6314530 A JP S6314530A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- sub
- code
- sub signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 230000000295 complement effect Effects 0.000 claims abstract description 10
- 230000001360 synchronised effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000000605 extraction Methods 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229930194542 Keto Natural products 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000000468 ketone group Chemical group 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はｍＢＩ Ｃ符号を用いたデータ通信方式におい
て、Ｃビットを利用して信号の転送を行なう信号伝送方
式に関するものである。
て、Ｃビットを利用して信号の転送を行なう信号伝送方
式に関するものである。
まず、 ｍ８１ｃ符号とは、ディジタル網のＢＳＩ化の
だめに考案された符号であり、伝送信号にユ１１の速度
変換を行ない２ｍビットごとに１ビツトの冗長ビットを
確保し、この冗長ビットに、ある特定の情報ビットの補
符号（Ｃビット）を挿入するものである。
だめに考案された符号であり、伝送信号にユ１１の速度
変換を行ない２ｍビットごとに１ビツトの冗長ビットを
確保し、この冗長ビットに、ある特定の情報ビットの補
符号（Ｃビット）を挿入するものである。
従来、Ｃビットを利用して副信号を転送する方式として
は、Ｃビットの周期よシはるかに遅い速度の信号を、Ｃ
ビットの周期で多点サンプルし。
は、Ｃビットの周期よシはるかに遅い速度の信号を、Ｃ
ビットの周期で多点サンプルし。
この結果でＣビットを変調して送信し、受信側でこれを
復調再生する方式がある。
復調再生する方式がある。
しかしながら副信号を多点サンプルしてＣビットに重畳
して転送する方式では、主信号とともに転送することが
できる副信号の伝送容量がかなシ制約されてしまうとい
う難点がある。
して転送する方式では、主信号とともに転送することが
できる副信号の伝送容量がかなシ制約されてしまうとい
う難点がある。
本発明によればｍＢｌｃ符号を用いたデータ通信方式に
おいて、 ｍＢ１Ｃ符号をされた主信号のうちある特定
のビットの補符号であるＣピントに、前記の伝送速度を
有する副信号全入カクロソクに同期させた後、前記Ｃビ
ットと排他的論理和をとることにより重畳させて送信し
、受信側で、前記Ｃピントの値と、前記副信号の重畳さ
れたＣビットの値との排他的論理和をとることによシ、
前記副信号を前記主信号から分離することを特徴とする
ｍ Ｂ Ｉ Ｃ符号を用いた副信号転送方式が得られる
。
おいて、 ｍＢ１Ｃ符号をされた主信号のうちある特定
のビットの補符号であるＣピントに、前記の伝送速度を
有する副信号全入カクロソクに同期させた後、前記Ｃビ
ットと排他的論理和をとることにより重畳させて送信し
、受信側で、前記Ｃピントの値と、前記副信号の重畳さ
れたＣビットの値との排他的論理和をとることによシ、
前記副信号を前記主信号から分離することを特徴とする
ｍ Ｂ Ｉ Ｃ符号を用いた副信号転送方式が得られる
。
次に１本発明につき図面を参照して説明する。
第１図は本発明の送信側の構成例である。１０１はｍＢ
１Ｃ符号を回路、１ｏ２は装置内クロック発生回路、１
０３は装置内クロック分周回路、１０４は副信号を装置
内クロックに同期させる同期回路。
１Ｃ符号を回路、１ｏ２は装置内クロック発生回路、１
０３は装置内クロック分周回路、１０４は副信号を装置
内クロックに同期させる同期回路。
１０５はＮＯＲダート 、１０６はＥＸ−ＯＲケ０−ト
である。第２図は本発明の受信側の構成例である。
である。第２図は本発明の受信側の構成例である。
２０１は、クロック分周回路、２０２は本来のＣビット
の値を求める回路、２０３は副信号の重畳されたＣビッ
トを抜き取る回路、２０４はｍＢＩＣ復号化回路、２０
５はＥＸ−ＯＲｆ−ト、 ２０６はＤ形フリッゾ・フロ
ップである。
の値を求める回路、２０３は副信号の重畳されたＣビッ
トを抜き取る回路、２０４はｍＢＩＣ復号化回路、２０
５はＥＸ−ＯＲｆ−ト、 ２０６はＤ形フリッゾ・フロ
ップである。
まず副信号の送信法について説明する。
ｍビットの主信号１０７は、 ｍＢ１Ｃ符号を回路ｍ＋
１ １０１において の速度変換による冗長ビットに、
所定の補符号対象ビットの補符号であるＣビットが挿入
されてｍＢ１Ｃ符号をされた信号１１３となる。一方、
主信号１０７の伝送速度に対し。
１ １０１において の速度変換による冗長ビットに、
所定の補符号対象ビットの補符号であるＣビットが挿入
されてｍＢ１Ｃ符号をされた信号１１３となる。一方、
主信号１０７の伝送速度に対し。
−二の伝送速度である副信号１０８は、同期回路ｍ＋１
１０４によって、装置クロック発生回路１０２から発生
した装置内クロック１１０に同期がとられる。同期のと
られた副信号１１１と２分周回路１０３より発生したＣ
ビット位置に対応する／−、Ｏシス１１２とがそれぞれ
ＮＯＲゲート１０５に入力される。尚、その位相関係は
、第３図に示すとおり同期のとられた副信号１１１は、
３０１のタイミングチャート、Ｃビット位置対応Ａ’ル
ス１１２は。
した装置内クロック１１０に同期がとられる。同期のと
られた副信号１１１と２分周回路１０３より発生したＣ
ビット位置に対応する／−、Ｏシス１１２とがそれぞれ
ＮＯＲゲート１０５に入力される。尚、その位相関係は
、第３図に示すとおり同期のとられた副信号１１１は、
３０１のタイミングチャート、Ｃビット位置対応Ａ’ル
ス１１２は。
３０２のタイミングチャートに示すように設定する。こ
れにより、Ｃピット位置に相当する部分のみが抜き取ら
れ且つインバートされてた副信号１１４がＥＸ −ＯＲ
ゲート１０６に入力される。同様にｍＢｌｃ符号化され
た主信号１１３がＥＸ−ＯＲゲート１０６に入力される
。ここで、 ｍＢＩＣ符号化された主信号１１３と、Ｃ
ピット位置に相当する部分のみが抜き取られて、インバ
ートされた副信号１１４との入力信号の位相関係は、第
３図の３０４゜３０３に示すタイミングチャートの通シ
である。
れにより、Ｃピット位置に相当する部分のみが抜き取ら
れ且つインバートされてた副信号１１４がＥＸ −ＯＲ
ゲート１０６に入力される。同様にｍＢｌｃ符号化され
た主信号１１３がＥＸ−ＯＲゲート１０６に入力される
。ここで、 ｍＢＩＣ符号化された主信号１１３と、Ｃ
ピット位置に相当する部分のみが抜き取られて、インバ
ートされた副信号１１４との入力信号の位相関係は、第
３図の３０４゜３０３に示すタイミングチャートの通シ
である。
これらの排他的論理和をとることにより、第３図のタイ
ミングチャート３０５に示すように、Ｃピット位置に副
信号の重畳されたｍ８１ｃ符号化信号１０９が出力され
、まだ、それに対応するクロック１１０が装置内クロッ
ク発生回路１０２から直接出力される。
ミングチャート３０５に示すように、Ｃピット位置に副
信号の重畳されたｍ８１ｃ符号化信号１０９が出力され
、まだ、それに対応するクロック１１０が装置内クロッ
ク発生回路１０２から直接出力される。
次に副信号の受信法について説明する。
まず、第２図に示すとおり、伝送されてきたＣピット位
置に副信号の重畳されたｍＢ１Ｃ符号をされた主信号２
０７と、それに対応する装置内クロック１１０とがそれ
ぞれ受信側に、入力される。入力された装置内クロック
１１０を分周回路２０１により分周し、（ｍ＋１）分周
されたクロックを用いてＣピット位置に副信号の重畳さ
れたｍＢ１Ｃ符号を主信号２０７のうち、補符号対象ビ
ｙ）を。
置に副信号の重畳されたｍＢ１Ｃ符号をされた主信号２
０７と、それに対応する装置内クロック１１０とがそれ
ぞれ受信側に、入力される。入力された装置内クロック
１１０を分周回路２０１により分周し、（ｍ＋１）分周
されたクロックを用いてＣピット位置に副信号の重畳さ
れたｍＢ１Ｃ符号を主信号２０７のうち、補符号対象ビ
ｙ）を。
Ｃビット値判定回路２０２により判定して２本来のＣビ
ットの値を出力する。また、同様に１分局回路２０１の
出力である（ｍ＋１）分周されたクロックを利用して副
信号重畳Ｃビット抽出回路２０３においてＣピット位置
に副信号の重畳されたｍ８１ｃ符号化主信号２０７から
副信号の重畳されたＣビットを抜き取る。ＥＸ−ＯＲゲ
ート２０５により、この両者の排他的論理和をとると、
伝送されてきた副信号を出力信号２１３として、取シ出
すことができる。これをＤ形フリップ・フロップ２０６
によシ伝送路の速度の□の速度のクロック２１４ｍ＋１ す読みなおすことにより、出力副信号２１０を得ること
ができる。一方、Ｃピット位置に副信号の重畳されたｍ
Ｂ１Ｃ符号を主信号２０７ば、ｍ８１ｃ複号化回路２０
４により、Ｃビットを除去されて。
ットの値を出力する。また、同様に１分局回路２０１の
出力である（ｍ＋１）分周されたクロックを利用して副
信号重畳Ｃビット抽出回路２０３においてＣピット位置
に副信号の重畳されたｍ８１ｃ符号化主信号２０７から
副信号の重畳されたＣビットを抜き取る。ＥＸ−ＯＲゲ
ート２０５により、この両者の排他的論理和をとると、
伝送されてきた副信号を出力信号２１３として、取シ出
すことができる。これをＤ形フリップ・フロップ２０６
によシ伝送路の速度の□の速度のクロック２１４ｍ＋１ す読みなおすことにより、出力副信号２１０を得ること
ができる。一方、Ｃピット位置に副信号の重畳されたｍ
Ｂ１Ｃ符号を主信号２０７ば、ｍ８１ｃ複号化回路２０
４により、Ｃビットを除去されて。
ｍビットの主信号２０９となる。
第４図に、Ｃビットとして、直前ビットの補符号を用い
た場合のタイム・チャートの例を示す。
た場合のタイム・チャートの例を示す。
４０１はＣビット位置に副信号の重畳されたｍＢ１Ｃ符
号を主信号２０７．４０２は（ｍ＋１ ）分周されたク
ロックにより、Ｃビット抽出回路２０２で抽出されたＣ
ビット２１１．４０３は、（ｍ＋１）分周されたクロッ
クにより、副信号重畳Ｃビット抽出回路２０３で抽出さ
れた副信号の重畳Ｃビット２１２．４０４はＥＸ−ＯＲ
ゲート２０５の出力信号。
号を主信号２０７．４０２は（ｍ＋１ ）分周されたク
ロックにより、Ｃビット抽出回路２０２で抽出されたＣ
ビット２１１．４０３は、（ｍ＋１）分周されたクロッ
クにより、副信号重畳Ｃビット抽出回路２０３で抽出さ
れた副信号の重畳Ｃビット２１２．４０４はＥＸ−ＯＲ
ゲート２０５の出力信号。
４０５は（ｍ＋ｌ）分周されたクロック信号、４０６は
副信号出力のタイミングチャートである。以上の操作を
行なうことによりｒ ｍＢ１Ｃ符号をされた主信号の伝
送速度の□の速度の副信号を、主信号ｍ＋１ に重畳して転送することができる。
副信号出力のタイミングチャートである。以上の操作を
行なうことによりｒ ｍＢ１Ｃ符号をされた主信号の伝
送速度の□の速度の副信号を、主信号ｍ＋１ に重畳して転送することができる。
以上説明したように１本発明はｍＢ１Ｃ符号をされま
た信号の伝送速度の□の速度の副信号を入カクｍ＋１
０ツクに同期させた後、Ｃビットと排他的論理和をとる
ことにより重畳して送信し、受信側で本来のＣビットの
値と、副信号の重畳されたＣビットの値との排他的論理
和をとることにより、副信号を主信号から分離して、副
信号の転送を行なうことができる。これによシ、伝送路
の伝送容量の１ の容量の副信号を転送することがで
き、生伍ｍ＋１ 号伝送路と共用で局舎間専用の各種データの通信を行な
うことができる効果がある。
ことにより重畳して送信し、受信側で本来のＣビットの
値と、副信号の重畳されたＣビットの値との排他的論理
和をとることにより、副信号を主信号から分離して、副
信号の転送を行なうことができる。これによシ、伝送路
の伝送容量の１ の容量の副信号を転送することがで
き、生伍ｍ＋１ 号伝送路と共用で局舎間専用の各種データの通信を行な
うことができる効果がある。
第１図は１本発明の送信側の構成例、第２図は本発明の
受信側の構成例、第３図は第１図のタイム・チャートの
列、第４図は第２図のタイム・チャートの例である。 １０１・・・ｍ Ｂ ＩＣ符号化回路、１０２・・・装
置内クロック発生回路、１０３・・・装置内クロック分
周回路。 １０４・・・副信号全装置内クロックに同期させる同期
回路、１０５・・・ＮＯＲゲート、１０６・・・ＥＸ−
ＯＲダート、１０７・・・主信号、１０８・・・副信号
、１０９・・・Ｃビット位置に副信号の重畳されたｍＢ
１Ｃ符号を信号、１１０・・・装置内クロック信号、１
１１・・・装置内クロックに同期した副信号、１１２・
−Ｃビット位置に対応する／？ルス、１１３・・・ｍＢ
１Ｃ符号をされた主信号、１１４・・・Ｃビット位置に
相当する部分のみが抜きとられて、インバートされた副
信号。 ２０１・・・分周回路、２０２・・・Ｃビット値判定回
路。 ２０３・・・副信号重畳Ｃビット抽出回路、２０４・・
・ｍＢ１Ｃ符号を回路、 ２０５−ＥＸ−ＯＲデート、
２０６゛ ・・・Ｄ形フリップ・フロップ、２０９・
・・出力主信号。 ２１０・・・出力副信号、２１１・・・Ｃビット抽出回
路２０２で抽出されたＣピッ）、２１２・・・副信号重
畳Ｃビット抽出回路２０３で抽出された副信号の重畳Ｃ
ピッ）、２１３・・・分離された副信号、２１４れた副
信号１１１のタイミングチャート、３０２・・・Ｃビッ
ト位置対応パルス１１２のタイミングチャー）、３０３
・・・ｍＢ１Ｃ符号をされた主信号１１３のタイミング
チャート、３０４・・・Ｃビット位置に相当する部分の
みが抜き取られてイン・々−トされた副信号１１４のタ
イミングチャート。 ３０５・・・Ｃビット位置に副信号の重畳され７’（ｍ
Ｂ１Ｃ符号を信号のタイミングチャート、４０１・・・
Ｃビット位置に副信号の重畳されたｍＢ１Ｃ符号を主信
号のタイミングチャー）、４０２・・・Ｃビット抽出回
路２０２で抽出されＣビット２１１のタイミングチャー
）、４０３・・・副信号重畳Ｃピット抽出回路２０３で
抽出された副信号の重畳Ｃピッ）２１２のタイミングチ
ャー） 、４０４・・・ＥＸ−ＯＲゲート２０５の出力
信号、４０５・・・（ｍ＋１）分周されたクロック信号
、４０６・・・出力副信号。 ゛・：：こ シ′ 第３図 第４図
受信側の構成例、第３図は第１図のタイム・チャートの
列、第４図は第２図のタイム・チャートの例である。 １０１・・・ｍ Ｂ ＩＣ符号化回路、１０２・・・装
置内クロック発生回路、１０３・・・装置内クロック分
周回路。 １０４・・・副信号全装置内クロックに同期させる同期
回路、１０５・・・ＮＯＲゲート、１０６・・・ＥＸ−
ＯＲダート、１０７・・・主信号、１０８・・・副信号
、１０９・・・Ｃビット位置に副信号の重畳されたｍＢ
１Ｃ符号を信号、１１０・・・装置内クロック信号、１
１１・・・装置内クロックに同期した副信号、１１２・
−Ｃビット位置に対応する／？ルス、１１３・・・ｍＢ
１Ｃ符号をされた主信号、１１４・・・Ｃビット位置に
相当する部分のみが抜きとられて、インバートされた副
信号。 ２０１・・・分周回路、２０２・・・Ｃビット値判定回
路。 ２０３・・・副信号重畳Ｃビット抽出回路、２０４・・
・ｍＢ１Ｃ符号を回路、 ２０５−ＥＸ−ＯＲデート、
２０６゛ ・・・Ｄ形フリップ・フロップ、２０９・
・・出力主信号。 ２１０・・・出力副信号、２１１・・・Ｃビット抽出回
路２０２で抽出されたＣピッ）、２１２・・・副信号重
畳Ｃビット抽出回路２０３で抽出された副信号の重畳Ｃ
ピッ）、２１３・・・分離された副信号、２１４れた副
信号１１１のタイミングチャート、３０２・・・Ｃビッ
ト位置対応パルス１１２のタイミングチャー）、３０３
・・・ｍＢ１Ｃ符号をされた主信号１１３のタイミング
チャート、３０４・・・Ｃビット位置に相当する部分の
みが抜き取られてイン・々−トされた副信号１１４のタ
イミングチャート。 ３０５・・・Ｃビット位置に副信号の重畳され７’（ｍ
Ｂ１Ｃ符号を信号のタイミングチャート、４０１・・・
Ｃビット位置に副信号の重畳されたｍＢ１Ｃ符号を主信
号のタイミングチャー）、４０２・・・Ｃビット抽出回
路２０２で抽出されＣビット２１１のタイミングチャー
）、４０３・・・副信号重畳Ｃピット抽出回路２０３で
抽出された副信号の重畳Ｃピッ）２１２のタイミングチ
ャー） 、４０４・・・ＥＸ−ＯＲゲート２０５の出力
信号、４０５・・・（ｍ＋１）分周されたクロック信号
、４０６・・・出力副信号。 ゛・：：こ シ′ 第３図 第４図
Claims (1)
- １、ｍＢ１Ｃ符号を用いたデータ通信方式において、主
信号をｍＢ１Ｃ符号化し、該ｍＢ１Ｃ符号化された主信
号の伝送速度に対し１／（ｍ＋１）の伝送速度を有する
副信号を入力クロックに同期させた後、前記ｍＢ１Ｃ符
号化された主信号のうち、所定の補符号対象ビットの補
符号であるＣビットと排他的論理和をとることにより、
前記Ｃビットの位置に前記副信号を重畳させた前記ｍＢ
１Ｃ符号化された主信号を送信し、受信側で、該送信さ
れた主信号のうち、前記所定の補符号対象ビットを判定
して得られる本来のＣビットの値と、前記副信号の重畳
されたＣビットの値との排他的論理和をとることにより
、前記副信号を前記主信号から分離することを特徴とす
るｍＢ１Ｃ符号を用いた副信号転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15719386A JPS6314530A (ja) | 1986-07-05 | 1986-07-05 | ｍＢＩＣ符号を用いた副信号転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15719386A JPS6314530A (ja) | 1986-07-05 | 1986-07-05 | ｍＢＩＣ符号を用いた副信号転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6314530A true JPS6314530A (ja) | 1988-01-21 |
Family
ID=15644232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15719386A Pending JPS6314530A (ja) | 1986-07-05 | 1986-07-05 | ｍＢＩＣ符号を用いた副信号転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6314530A (ja) |
-
1986
- 1986-07-05 JP JP15719386A patent/JPS6314530A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| JPS6256035A (ja) | マルチプレクサとデマルチプレクサを有する高度デジタル通信系 | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| KR100306938B1 (ko) | 직렬 데이터와 클록 신호를 합성하는 방법 및 장치 | |
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| JPS6314530A (ja) | ｍＢＩＣ符号を用いた副信号転送方式 | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| EP0448045B1 (en) | System for suppressing spread of error generated in differential coding | |
| EP0208558B1 (en) | A cmi signal transmission system | |
| JP2958976B2 (ja) | データの誤り訂正方式 | |
| AU2001225168B2 (en) | Method and system for data and timing recovery in a bi-phase coded data signal | |
| JPH0210619B2 (ja) | ||
| KR930007133B1 (ko) | 동기식 다중장치의 대기시간지터 감소회로 | |
| JPS6225305B2 (ja) | ||
| JPH03187542A (ja) | 同期回路 | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| JP2981332B2 (ja) | フレーム同期方法 | |
| JPS62125728A (ja) | クロツク透過型同期デ−タ伝送装置 | |
| JPH0216826A (ja) | 補助信号伝送回路 | |
| JPS5888952A (ja) | Ｓｃビツト重畳伝送方式 | |
| JPS61141233A (ja) | 位相補正回路 | |
| JPS62130036A (ja) | クロツク透過型同期デ−タ伝送方式 | |
| JPS59163937A (ja) | デイジタル符号の復号化方式 | |
| JPH01157142A (ja) | Ｃｍｉ符号伝送装置におけるタイミング抽出装置 | |
| JPH03232345A (ja) | Ｐｓｋ符号化方式 |