JPS63148174A - 半導体装置試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランジスタの試験方法に関し、とくにトラ
ンジスタと抵抗を複合化したトランジスタの試験方法に
関する。

〔従来の技術〕

従来、ベース直列抵抗及びベース・エミッタ間並列抵抗
を内蔵した複合トランジスタの各々の抵抗値の測定は、
第３図に示す測定回路で画定していた。すなわち、トラ
ンジスタ１にはベースに直列Ｃ１ｍＫＲ１とベース・エ
ミッタに並列の抵抗Ｒ２とｔ有し、ベース端子Ｂとエミ
ッタ端子Ｃ間に負荷抵抗４を介して１１１２から電圧を
与え電圧計５と１１Ｌ苑＃３で電圧と電光を測定するよ
うにしていた。まずベース端子Ｂとエミッタ端子８間に
ベース・エミッタ間降伏電圧ＢＶＥＢＯより大、小それ
ぞれ２点の電圧をかけ、合計４点の＊、Ｓ値、電圧値全
測定し、この４点の値から計算で抵抗値を求める方法を
とっていた。これら４点の電流値・電圧値の関係は第３
図（ｂ）に示す４点ｐｌ〜Ｐ４でめシ、これらから次式
によって抵抗値を得ていた。

〔発明が解決しようとする問題点〕

上述した従来の試験法は、２つの抵抗値の測定に、４つ
の異なるバイアスでの測定を行ない、更に若干の計算を
伴なのなど測定手順が複雑である。

また、上記式（１）に示したベース直列抵抗の計算値は
、ベース直列抵抗値と、ベース・エミッタ間逆方向ブレ
ークダウン波形の等価抵抗値の和を求めておシ真のベー
ス直列抵抗ｆｌｌｉＥを測定していないこと、式（１）
　、　（２１の計算の過程でケタ落ちが発生するなど誤
差要因が大きい。

更に、ヱミッタ・ベース接合をブレークダウンして通電
するため、接合にストレスが加えられること、接合での
電力損失が大きく発熱を伴なう場合がある。

以上の様に従来試験方法には数々の欠点がある。

本発明の目的は、ベース直列抵抗値とベース・エミッタ
間並列抵抗値をそれぞれ独立に、課差要因を含まず測定
が可能となる半導体装置の試験方法を得ることにある。

〔問題点を解決するための手段〕

本発明の半導体装置試験方法は、ベース直列抵抗の測定
に、ベース端子とコレクタ端子の闇に電源と電流計を直
列接続し、ベース端子とエミッタ端子の間に電圧計を配
置し、これら電流計と電圧計の値から算出し、ベース・
エミッタ間並列抵抗の測定に、エミッタ端子とコレクタ
端子の間に電源と電流計を直列に接続し、ベース端子と
、エミッタ端子の間に電圧計を配置し、これら電流計と
電圧計の値から算出するようにしている。

〔実施例〕

次に、図面を参照して本発明をよシ詳細に説明する。

第１図（ａ）　、　（ｂ）は、本発明の一実施例による
抵抗値測定の回路図である。トランジスタｌは、ベース
端子Ｂ′の間にベース直列抵抗Ｒ１及びベース電極Ｂと
エミッタ端子Ｅとの間にベース・エミッタ間並列抵抗Ｒ
２ｆ内蔵した複合トランジスタである。

第１図（ａ）は、ベース直列抵抗Ｒ１の測定回路であり
、トランジスタ１のペース端子Ｂ／？コレクタ端子Ｃと
に、ベース・コレクタ間を順バイアスする電源２、電流
計３及び負荷抵抗４が直列接続されており、ベース端子
Ｂ′とエミッタ端子Ｅとの間に電圧計５が接続されてい
る。ここでベース直列抵抗値Ｒ１は電圧計５の読みＶと
′ＷＩＬ流計３の読み工とから次式で求まる。

Ｒ１＝Ｖ／Ｉ（３１ 第１図（ｂ）は、ベース・エミッタ間並列抵抗Ｒ２の測
定回路であり、トランジスタ１のコレクタ端子Ｃとエミ
ッタ端子Ｅとの間に、ベース・コレクタ間を順バイアス
する、電源２、電流計３及び負荷抵抗４とが直列に接続
され、ベース端子Ｂ′とエミッタ端子との間に電圧計５
が接続されている。

ベース・エミッタ並列抵抗値Ｒ２は、電圧計５の読みＶ
と電流計３の読み工とから次式で求まる。

Ｒｚ＝Ｖ／Ｉ　　　　　　（４） 第２図（ＩＬ）　、　（ｂ）は、本発明の他の実施例に
よる抵抗値測定の回路図である。

トランジスタ６は、ベース・直列抵抗Ｒ１，ベース・エ
ミッタ間並列抵抗Ｒ２の他にベース・コレクタ間にツェ
ナーダイオードＺＤが内蔵された複合トランジスタであ
る。

この構造のトランジスタでも第１の実施例と全く同等に
、抵抗値Ｒ１，Ｒｔの測定が可能である。

〔発明の効果〕

以上説明したように本発明は、ベース直列抵抗Ｒ１ある
いはベース・エミッタ間並列抵抗Ｒ２のいずれか一方に
のみ通電して、ベース・エミッタ間電圧を測定すること
で、直接側々の抵抗値を測定することができ高精度が得
られ、また、トランジスタの各接合を逆方向鰺伏して通
電することなく測定することができトランジスタ保護上
有利という効果がある。

【図面の簡単な説明】

第１１１（ａ）および（ｂ）は、本発明の一実施例によ
るベース直列抵抗およびベース・エミッタ間並列抵抗測
定のための回路図である。 第２図体）および（ｂ）は、本発明の他の実施例による
ベース直列抵抗およびベース・エミッタ間並列抵抗測定
のための回路図である。 第３図は、従来の測定方法を示すもので、同図（ａ）Ｆ
ｉ測定回路を示す回路図、同図（′ｂ）は電流−電圧特
性波形と測定点Ｐ１．Ｐ２．ＰＳ、Ｐ４を示すグラフで
ある。 １・・・・・・被測定複合トランジスタ、Ｃ・・・・・
・コレクタ端子、Ｅ・・・・・・エミッタ端子、Ｂ・・
・・・・ベース端子、Ｂ′・・・・・・ベース電極、２
・・・・・・電源、３・・・・・・電流計、４・・・・
・・負荷抵抗、５・・・・・・電圧計、６・・・・・・
被測定箱２のタイプの複合トランジスタ、Ｃ・・・・・
・コレクタｆｆｉ子、Ｂ・・・・・・ベース電極、Ｂ′
・・・・・・ベース端子、ＺＤ・・・・・・ツェナ・ダ
イオード。 （ｂ） 第１区 とｂ） 第２区 （ａ＞ 笛３区

Claims (1)

【特許請求の範囲】
1. トランジスタのベースに直列の第１の抵抗及びベースと
   エミッタに並列の第２抵抗を内蔵した複合トランジスタ
   の前記第１および第２の抵抗の抵抗値を測定する半導体
   装置試験方法において、ベース端子とコレクタ端子間に
   通電し、ベース端子とエミッタ端子間の電圧を測定する
   ことで前記第１の抵抗の抵抗値を測定し、かつエミッタ
   端子からコレクタ端子に、ベースとエミッタに並列を介
   して通電し、ベース端子とエミッタ端子間の電圧を測定
   することで前記第２の抵抗の抵抗値を測定することを特
   徴とする半導体装置試験方法。