JPS631508Y2 - - Google Patents
Info
- Publication number
- JPS631508Y2 JPS631508Y2 JP10020582U JP10020582U JPS631508Y2 JP S631508 Y2 JPS631508 Y2 JP S631508Y2 JP 10020582 U JP10020582 U JP 10020582U JP 10020582 U JP10020582 U JP 10020582U JP S631508 Y2 JPS631508 Y2 JP S631508Y2
- Authority
- JP
- Japan
- Prior art keywords
- chroma signal
- delay line
- direct
- input
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000008094 contradictory effect Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 description 10
- 230000037431 insertion Effects 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
この考案はPAL方式用カラーテレビジヨン受
像機等に用いられる１水平走査期間（以下1Hと
称する）遅延処理回路に関する。
像機等に用いられる１水平走査期間（以下1Hと
称する）遅延処理回路に関する。
PAL方式カラーテレビジヨン受像機において
は、伝送系の位相歪を補正するために、PAL方
式特有の方法、即ち、ダイレクトクロマ信号とデ
イレイクロマ信号を作り、これをパルマトリツク
回路にてマリツクス処理し、（Ｒ−Ｙ）信号成分
と（Ｂ−Ｙ）信号成分とに分割し、これら信号成
分をそれぞれ（Ｒ−Ｙ）復調器、Ｂ−Ｙ）復調器
に入力して復調処理を行つている。
は、伝送系の位相歪を補正するために、PAL方
式特有の方法、即ち、ダイレクトクロマ信号とデ
イレイクロマ信号を作り、これをパルマトリツク
回路にてマリツクス処理し、（Ｒ−Ｙ）信号成分
と（Ｂ−Ｙ）信号成分とに分割し、これら信号成
分をそれぞれ（Ｒ−Ｙ）復調器、Ｂ−Ｙ）復調器
に入力して復調処理を行つている。
ここで使用される一般的1H遅延線は、その特
性上、若干のミスマツチングによる性能変化は無
視できる程度であり、さらに挿入損失のばらつき
は±3dB程度はある。1H遅延線でのレベル合わ
せは、ダイレクトクロマ信号レベルを調整する方
法と、デイレイクロマ信号レベルを調整する方法
との２通りがあり、いずれも一長一短がある。ダ
イレクトクロマ信号レベルを調整する方法は、
1H遅延線の損入損失のばらつきがそのまま復調
出力レベルのばらつきとして出力されるので色飽
和度の大きなばらつきとなり、受像機の品位を低
下させる。または、補助カラーコントロール回路
の追加等の対策が必要となり、設計及び製造の困
難がある。さらに、デイレイクロマ信号レベルの
調整は、色飽和度のばらつきは抑えられるが、逆
に1H遅延線のミスマツチングが容易に発生し、
色画質の大きな低下を伴つている。
性上、若干のミスマツチングによる性能変化は無
視できる程度であり、さらに挿入損失のばらつき
は±3dB程度はある。1H遅延線でのレベル合わ
せは、ダイレクトクロマ信号レベルを調整する方
法と、デイレイクロマ信号レベルを調整する方法
との２通りがあり、いずれも一長一短がある。ダ
イレクトクロマ信号レベルを調整する方法は、
1H遅延線の損入損失のばらつきがそのまま復調
出力レベルのばらつきとして出力されるので色飽
和度の大きなばらつきとなり、受像機の品位を低
下させる。または、補助カラーコントロール回路
の追加等の対策が必要となり、設計及び製造の困
難がある。さらに、デイレイクロマ信号レベルの
調整は、色飽和度のばらつきは抑えられるが、逆
に1H遅延線のミスマツチングが容易に発生し、
色画質の大きな低下を伴つている。
即ち、第１図の従来の1H遅延装置によると、
PAL方式クロマ信号（Ein）は、抵抗R1，R3、
コイルL1によるマツチング素子を通して、1H遅
延線１１に入力されデイレイクロマ信号とされ
る。ダイレクトクロマ信号は、抵抗R2、可変抵
抗VR1、コンデンサＣPHを通して、PALマトリツ
クス用コイルL2に入力される。抵抗R4は出力の
マツチング抵抗である。マトリツクスによる結
果、差信号は（Ｒ−Ｙ）信号成分として出力端１
２に導出され、和信号は（Ｂ−Ｙ）信号成分とし
て出力端１３に導出される。
PAL方式クロマ信号（Ein）は、抵抗R1，R3、
コイルL1によるマツチング素子を通して、1H遅
延線１１に入力されデイレイクロマ信号とされ
る。ダイレクトクロマ信号は、抵抗R2、可変抵
抗VR1、コンデンサＣPHを通して、PALマトリツ
クス用コイルL2に入力される。抵抗R4は出力の
マツチング抵抗である。マトリツクスによる結
果、差信号は（Ｒ−Ｙ）信号成分として出力端１
２に導出され、和信号は（Ｂ−Ｙ）信号成分とし
て出力端１３に導出される。
ここで1H遅延線の挿入損失のレベルに応じて
可変抵抗VR1を調整しマトリツクス回路のレベル
合わせを行い、位相合せはコイルL2にて行なわ
れる。従つて、復調出力レベルのばらつきは、
1H遅延線の挿入損失のばらつきに左右される。
可変抵抗VR1を調整しマトリツクス回路のレベル
合わせを行い、位相合せはコイルL2にて行なわ
れる。従つて、復調出力レベルのばらつきは、
1H遅延線の挿入損失のばらつきに左右される。
この考案は上記の事情に鑑みてなされたもの
で、色飽和度のばらつきを極力小さくしかつ1H
遅延線のミスマツチング量を極力小さくできる
1H遅延処理回路を提供することを目的とする。
で、色飽和度のばらつきを極力小さくしかつ1H
遅延線のミスマツチング量を極力小さくできる
1H遅延処理回路を提供することを目的とする。
この考案では、第２図に示すように、1H遅延
線の挿入損失の大又は小に応じて可変抵抗VRAを
調整することが、ダイレクトクロマ信号レベルの
小又は大を調整することにつながるようにするも
のである。
線の挿入損失の大又は小に応じて可変抵抗VRAを
調整することが、ダイレクトクロマ信号レベルの
小又は大を調整することにつながるようにするも
のである。
以下この考案の実施例を図面を参照して説明す
る。第２図において、PAL方式クロマ信号は、
抵抗RA，VRA、コイルLAにより、マツチングされ
て1H遅延線２１の第１、第２入力端間に入力さ
れ、その出力端に導出され、デイレイクロマ信号
とされる。さらにダイレクトクロマ信号は、前記
抵抗RA、可変抵抗VRA、コイルLAで帯域制限され
て、さらに抵抗RB、RCにより分割されて、コン
デンサCAを介して、マトリツクスコイルLBに入
力される。ダイレクトクロマ信号とデイレイクロ
マ信号とは、マトリツクスコイルLB、抵抗RDに
よる回路でマトリツクス処理されて、出力端２２
には（Ｒ−Ｙ）信号成分分、出力端２３には（Ｂ
−Ｙ）信号成分が導出される。
る。第２図において、PAL方式クロマ信号は、
抵抗RA，VRA、コイルLAにより、マツチングされ
て1H遅延線２１の第１、第２入力端間に入力さ
れ、その出力端に導出され、デイレイクロマ信号
とされる。さらにダイレクトクロマ信号は、前記
抵抗RA、可変抵抗VRA、コイルLAで帯域制限され
て、さらに抵抗RB、RCにより分割されて、コン
デンサCAを介して、マトリツクスコイルLBに入
力される。ダイレクトクロマ信号とデイレイクロ
マ信号とは、マトリツクスコイルLB、抵抗RDに
よる回路でマトリツクス処理されて、出力端２２
には（Ｒ−Ｙ）信号成分分、出力端２３には（Ｂ
−Ｙ）信号成分が導出される。
上記の本考案処理回路によると、
1H遅延線挿入損失対ミスマツチング量を極
力小さくできる。デイレイクロマ信号とダイレ
クトクロマ信号の帯域制限が同一にできる。
1H遅延線の挿入損失ばらつきが直接復調出力の
ばらつきにつながらず極力色の飽和度のばらつき
を小さくすることができる。
力小さくできる。デイレイクロマ信号とダイレ
クトクロマ信号の帯域制限が同一にできる。
1H遅延線の挿入損失ばらつきが直接復調出力の
ばらつきにつながらず極力色の飽和度のばらつき
を小さくすることができる。
即ち、1H遅延線の挿入損失が大きい場合、可
変抵抗VRAを大きくなる方向へ調整すれば良い。
このことは、ダイレクトクロマ信号レベルは小さ
くなりマトリツクス平衡を得ることができる。ダ
イレクトクロマ信号レベルは、 RCLB′／RA＋VRAZin＋RB＋RC となる。Zinは入力インピーダンスである。従つ
て、VRAを大きくすれば、ダイレクトクロマ信号
和レベルは小さくなくなり、またVRAを小さくす
ればダイレクトクロマ信号レベルは大きくなる。
このことは、さらに、1H遅延線の挿入損失が大
きいときは、VRAを大きくしてやり、挿入損失が
小さいときはVRAを小さくしてやることに対応し
ている。
変抵抗VRAを大きくなる方向へ調整すれば良い。
このことは、ダイレクトクロマ信号レベルは小さ
くなりマトリツクス平衡を得ることができる。ダ
イレクトクロマ信号レベルは、 RCLB′／RA＋VRAZin＋RB＋RC となる。Zinは入力インピーダンスである。従つ
て、VRAを大きくすれば、ダイレクトクロマ信号
和レベルは小さくなくなり、またVRAを小さくす
ればダイレクトクロマ信号レベルは大きくなる。
このことは、さらに、1H遅延線の挿入損失が大
きいときは、VRAを大きくしてやり、挿入損失が
小さいときはVRAを小さくしてやることに対応し
ている。
従つて、VRAの可変方向は、ダイレクトクロマ
信号レベルとデイレイクロマ信号レベルを相反す
る方向への可変となるので、VRA可変量は、1H
遅延線の挿入損失分の全てをカバーする必要はな
く、相互作用によるため、VRA可変幅が極めて小
さくてよいことになる。このことは、ミスマツチ
ングの量も大きく軽減されることを意味する。
信号レベルとデイレイクロマ信号レベルを相反す
る方向への可変となるので、VRA可変量は、1H
遅延線の挿入損失分の全てをカバーする必要はな
く、相互作用によるため、VRA可変幅が極めて小
さくてよいことになる。このことは、ミスマツチ
ングの量も大きく軽減されることを意味する。
以上説明したようにこの考案によると、色飽和
度のばらつきを極力小さくでき、かつ1H遅延線
のミスマツチング量を極力小さくできる1H遅延
処理回路を提供できる。
度のばらつきを極力小さくでき、かつ1H遅延線
のミスマツチング量を極力小さくできる1H遅延
処理回路を提供できる。
第１図は従来の1H遅延装置を示す回路図、第
２図はこの考案の一実施例を示す回路図である。 RA，RB，RC，RD……抵抗、LA，LA……コイ
ル、VRA……可変抵抗、２１……1H遅延線。
２図はこの考案の一実施例を示す回路図である。 RA，RB，RC，RD……抵抗、LA，LA……コイ
ル、VRA……可変抵抗、２１……1H遅延線。
Claims (1)
- 【実用新案登録請求の範囲】 第１、第２の入力端子および出力端子を有する
1H遅延線と、 前記第１の入力端子に入力クロマ信号を供給す
る手段と、 前記第１、第２の入力端子間に接続されたマツ
チング用の可変抵抗とマツチング用のコイルとか
らなる並列回路と、 前記第２の入力端子と基準電位点間に接続され
た分圧用抵抗とを具備し、 前記1H遅延線の出力端子から遅延クロマ信号
を得、前記分圧抵抗の分圧点からダイレクトクロ
マ信号を得るようにし、前記可変抵抗の調整によ
つて上記遅延クロマ信号とダイレクトクロマ信号
とのレベルが相反する関係で変化するように構成
したことを特徴とする1H遅延処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10020582U JPS596373U (ja) | 1982-07-02 | 1982-07-02 | １ｈ遅延処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10020582U JPS596373U (ja) | 1982-07-02 | 1982-07-02 | １ｈ遅延処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS596373U JPS596373U (ja) | 1984-01-17 |
| JPS631508Y2 true JPS631508Y2 (ja) | 1988-01-14 |
Family
ID=30237151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10020582U Granted JPS596373U (ja) | 1982-07-02 | 1982-07-02 | １ｈ遅延処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596373U (ja) |
-
1982
- 1982-07-02 JP JP10020582U patent/JPS596373U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS596373U (ja) | 1984-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4533938A (en) | Color modifier for composite video signals | |
| US4183050A (en) | Clamping circuit for color television signals | |
| JPS631508Y2 (ja) | ||
| JPS6258186B2 (ja) | ||
| JPH0553114B2 (ja) | ||
| CA1217857A (en) | Hue control system | |
| JPS581873B2 (ja) | くし形フイルタ回路 | |
| US4346400A (en) | Matrix circuits | |
| JPS6320226Y2 (ja) | ||
| JPH0336154Y2 (ja) | ||
| JPS6322776Y2 (ja) | ||
| JPS6311839B2 (ja) | ||
| JP2515086Y2 (ja) | 映像中間周波処理回路 | |
| JPH04630Y2 (ja) | ||
| JPH0137027B2 (ja) | ||
| JPS5819885Y2 (ja) | 位相切換回路 | |
| JPH0434352B2 (ja) | ||
| US4228457A (en) | Constant luminance tint reference | |
| JPS63316571A (ja) | 映像信号処理回路 | |
| JPH0718213Y2 (ja) | アパーチャ補正回路 | |
| JPS6122379Y2 (ja) | ||
| JPS60242784A (ja) | カラ−テレビジヨン受信機 | |
| JPS6454483U (ja) | ||
| JPH0345095A (ja) | 画像輪郭強調回路 | |
| JPS6230555B2 (ja) |