JPS63152159A - 半導体パツケ−ジの製法 - Google Patents
半導体パツケ−ジの製法Info
- Publication number
- JPS63152159A JPS63152159A JP61300327A JP30032786A JPS63152159A JP S63152159 A JPS63152159 A JP S63152159A JP 61300327 A JP61300327 A JP 61300327A JP 30032786 A JP30032786 A JP 30032786A JP S63152159 A JPS63152159 A JP S63152159A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- package
- cavity
- resin substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野〕
本発明は樹脂を基材とし、これに半導体素子を搭載して
多数の人出力信号を処理するために複数の入出力リード
又はバンドを形成した半導体パンケージに関するもので
ある。
多数の人出力信号を処理するために複数の入出力リード
又はバンドを形成した半導体パンケージに関するもので
ある。
半導体パッケージの基板材料として現在提供されている
代表的なものはセラミック基板及び樹脂基板である。近
時、このような基板として高価なセラミック基板に代り
、安価な樹脂基板を使用した半導体パフケージが注目さ
れている。即ち、樹脂基板はセラミックに比べその製造
、加工が簡単であり、複雑で難解な工程を有していない
ことから、安価で多量生産に適している。
代表的なものはセラミック基板及び樹脂基板である。近
時、このような基板として高価なセラミック基板に代り
、安価な樹脂基板を使用した半導体パフケージが注目さ
れている。即ち、樹脂基板はセラミックに比べその製造
、加工が簡単であり、複雑で難解な工程を有していない
ことから、安価で多量生産に適している。
現在提供されている樹脂基板から成る半導体パッケージ
及びその製法の代表例を説明する。第７図（ａ）〜（ｃ
）に示す工程は樹脂モールドタイプのデュアル・インウ
ィン・パッケージの製法であり、このパッケージＸは第
７図（ａ）に示す如く、半導体素子が搭載されるダイア
タッチ部６１と半導体素子の入出力電極がボンディング
ワイヤを介し接続される複数のリード６２・・・とから
なるリードフレーム６３を準備する。次に、第７図（ｂ
）に示す如く、このリードフレーム６３のダイアタッチ
部６１上に半導体素子６４を取着すると共に、該半導体
素子６４の入出力電極を各リード６２・・・ヘワイヤボ
ンディングする。・さらに、第７図（ｃ）に示す如（、
ワイヤーボンディングされたり−トフレー広を樹脂モー
ルド装置（図示せず）のモールド型内にセットし、樹脂
をモールド型内に充填し、半導体素子６４周辺を樹脂６
５で固め、該素子を封入する。
及びその製法の代表例を説明する。第７図（ａ）〜（ｃ
）に示す工程は樹脂モールドタイプのデュアル・インウ
ィン・パッケージの製法であり、このパッケージＸは第
７図（ａ）に示す如く、半導体素子が搭載されるダイア
タッチ部６１と半導体素子の入出力電極がボンディング
ワイヤを介し接続される複数のリード６２・・・とから
なるリードフレーム６３を準備する。次に、第７図（ｂ
）に示す如く、このリードフレーム６３のダイアタッチ
部６１上に半導体素子６４を取着すると共に、該半導体
素子６４の入出力電極を各リード６２・・・ヘワイヤボ
ンディングする。・さらに、第７図（ｃ）に示す如（、
ワイヤーボンディングされたり−トフレー広を樹脂モー
ルド装置（図示せず）のモールド型内にセットし、樹脂
をモールド型内に充填し、半導体素子６４周辺を樹脂６
５で固め、該素子を封入する。
このような樹脂モールドタイプの半導体パッケージにお
いては■初期費用、即ちモールド装置及び高価なモール
ド型が必要である。■モールド型は客先の各種パッケー
ジの形状に合う各種の型を準備する必要がある。■新形
状のパンケージを要求された場合、先ず新形状のモール
ド型を作成してからでなければパッケージの生産ができ
ず、迅速な生産ができない等の欠点がある。
いては■初期費用、即ちモールド装置及び高価なモール
ド型が必要である。■モールド型は客先の各種パッケー
ジの形状に合う各種の型を準備する必要がある。■新形
状のパンケージを要求された場合、先ず新形状のモール
ド型を作成してからでなければパッケージの生産ができ
ず、迅速な生産ができない等の欠点がある。
本発明者は上記欠点に鑑み鋭意研究の結果、樹脂基板と
金属板との合板の金属部分をエツチング処理して半導体
素子が搭載されるダイアタッチ部と導体パターンとを樹
脂基板に形成し、次に前記樹脂基板の一部を除去して前
記導体パターンの端部をリード部とすることにより上記
問題点を克服できた。
金属板との合板の金属部分をエツチング処理して半導体
素子が搭載されるダイアタッチ部と導体パターンとを樹
脂基板に形成し、次に前記樹脂基板の一部を除去して前
記導体パターンの端部をリード部とすることにより上記
問題点を克服できた。
〔実施例１〕
第１図（ａ）〜（ｅ）に示す工程は本発明を応用したデ
ュアル・イン・ライン・バ・ノケージの製造工程および
完成図を示すものである。
ュアル・イン・ライン・バ・ノケージの製造工程および
完成図を示すものである。
該パッケージＡの製造工程を説明すると、第１図（ａ）
に示す如く、先ず樹脂基板１と金属板２．３との合板４
を準備する。このような合板４は市販のものが使用でき
る。この合板４は第１図（ｂ）に示す如く、中央に半導
体素子を搭載するキャビティー５をザグリ加工すると共
に、上部金属板２は第７図のり一部６２の如き導体パタ
ーン２ａ・・・を、下部金属板３はキャビティ５下方の
耐湿板３ａ（キャビティー下方の樹脂面から湿気が侵入
しないように設けた板）を夫々形成するようにエツチン
グ加工される。次に、第１図（ｃ）に示す如く、前記樹
脂基板１の側部６，６をザグリ加工又は溶融することに
より基板１が要求された寸法となるように除去する。こ
の時、除去された樹脂に接着していた前記導体パターン
２ａ・・・の端部はリード部７・・・とじて残る。この
リード部７は第１図（ｄ）に示す如く、樹脂基板１側面
に折曲げ、所謂デュアル・イン・ライン・パッケージの
形状に作成される。その後、第１図（ｅ）に示す如く、
半導体素子８を前記キャビティ−５内底面に取着し、入
出力電極を前記導体パターン２ａ・・・ヘワイヤボンデ
ィングすると共に熱硬化性樹脂９をポツティングするこ
とにより半導体素子を樹脂により封入して完成品とした
。尚、半導体素子の封入はポツティング樹脂９に代り、
金属、セラミック又は樹脂から成る蓋材を使用すること
もできる。
に示す如く、先ず樹脂基板１と金属板２．３との合板４
を準備する。このような合板４は市販のものが使用でき
る。この合板４は第１図（ｂ）に示す如く、中央に半導
体素子を搭載するキャビティー５をザグリ加工すると共
に、上部金属板２は第７図のり一部６２の如き導体パタ
ーン２ａ・・・を、下部金属板３はキャビティ５下方の
耐湿板３ａ（キャビティー下方の樹脂面から湿気が侵入
しないように設けた板）を夫々形成するようにエツチン
グ加工される。次に、第１図（ｃ）に示す如く、前記樹
脂基板１の側部６，６をザグリ加工又は溶融することに
より基板１が要求された寸法となるように除去する。こ
の時、除去された樹脂に接着していた前記導体パターン
２ａ・・・の端部はリード部７・・・とじて残る。この
リード部７は第１図（ｄ）に示す如く、樹脂基板１側面
に折曲げ、所謂デュアル・イン・ライン・パッケージの
形状に作成される。その後、第１図（ｅ）に示す如く、
半導体素子８を前記キャビティ−５内底面に取着し、入
出力電極を前記導体パターン２ａ・・・ヘワイヤボンデ
ィングすると共に熱硬化性樹脂９をポツティングするこ
とにより半導体素子を樹脂により封入して完成品とした
。尚、半導体素子の封入はポツティング樹脂９に代り、
金属、セラミック又は樹脂から成る蓋材を使用すること
もできる。
〔実施例２〕
第２図（ａ）〜（ｄ）示す工程は本発明を応用したシン
グル・イン・ライン・パッケージの製造工程及び完成図
を示すものである。該パッケージＢの製造工程を説明す
ると、第２Ｉ３（ａ）に示す如く、先ず樹脂基板１１と
金属板１２．１３との合板１４を準用する。このような
合板１４は市販のものが使用できる。この合板１４は第
２図（ｂ）に示す如く中央に半導体素子を搭載する２個
のキャビティー１５．１５をザグリ加工すると共に上部
金属板１２を前記の如き導体パターン１２ａ ・・・
に、下部金属１３を各キャビティー１５．１５下方の前
記と同様の目的のための耐湿Ｆｉ、１３ａ、１３ａに夫
々エツチング加工する。そして、前記キャビティー１５
，１５ 、導体パターン１２ａ・・・及び耐湿板１３ａ
、１３ａを夫々に点鎖線で示す中央切断線を基準に左右
対象に形成する。そして、第２図（ｃ）に示す如く切断
された一方の樹脂基板１１はその側面１６がザグリ加工
又は溶融により要求される所定の寸法に除去形成され導
体パターン１２ａ ・・・の端部はリード部１７・・・
とじて残る。
グル・イン・ライン・パッケージの製造工程及び完成図
を示すものである。該パッケージＢの製造工程を説明す
ると、第２Ｉ３（ａ）に示す如く、先ず樹脂基板１１と
金属板１２．１３との合板１４を準用する。このような
合板１４は市販のものが使用できる。この合板１４は第
２図（ｂ）に示す如く中央に半導体素子を搭載する２個
のキャビティー１５．１５をザグリ加工すると共に上部
金属板１２を前記の如き導体パターン１２ａ ・・・
に、下部金属１３を各キャビティー１５．１５下方の前
記と同様の目的のための耐湿Ｆｉ、１３ａ、１３ａに夫
々エツチング加工する。そして、前記キャビティー１５
，１５ 、導体パターン１２ａ・・・及び耐湿板１３ａ
、１３ａを夫々に点鎖線で示す中央切断線を基準に左右
対象に形成する。そして、第２図（ｃ）に示す如く切断
された一方の樹脂基板１１はその側面１６がザグリ加工
又は溶融により要求される所定の寸法に除去形成され導
体パターン１２ａ ・・・の端部はリード部１７・・・
とじて残る。
その後、第２図（ｄ）に示す如く、半導体素子１８をキ
ャビティ−１５内底面に取着すると共に、所定のワイヤ
ーボンディングを行った後、蓋体１９にて封入すること
によりシングル・イン・ライン・パッケージＢが作成さ
れる。尚、蓋体１９に代りポツティング樹脂により封入
することもできる。
ャビティ−１５内底面に取着すると共に、所定のワイヤ
ーボンディングを行った後、蓋体１９にて封入すること
によりシングル・イン・ライン・パッケージＢが作成さ
れる。尚、蓋体１９に代りポツティング樹脂により封入
することもできる。
〔実施例３〕
第３図（ａ）〜（ｅ）はリード付チップキャリアＣの製
造工程及び完成図を示すものである。第３図（ａ）に示
す如く、先ず樹脂基板２１と金属板２２．２３との合板
２４を準備する。このような合板は市販のものもが使用
できる。この合板２４は第３図（ｂ）〜（ｃ）に示す如
く、前記実施例１と同様に導体パターン２２ａ ・・
・、キャビティー２５及び耐湿板２３ａ・・・をザグリ
加工及びエツチング加工により形成し、さらに樹脂基板
２１の側部２６．２６を除去して導体パターン２２ａ
・・・の端部をリード部２７・・・とじて残す。そし
て、このリード部２７・・・は第１図（ｄ）に示す如く
、樹脂基板２１の側縁から底部へ折曲、リード付きチッ
プキャリアＣの形状が作成される。その後、第３図（ｅ
）に示す如く、半導体素子２８をキャビティー内底面に
取着すると共に、所定のワイヤーボンディングを行った
後、ボッティング樹脂２９により封入する。
造工程及び完成図を示すものである。第３図（ａ）に示
す如く、先ず樹脂基板２１と金属板２２．２３との合板
２４を準備する。このような合板は市販のものもが使用
できる。この合板２４は第３図（ｂ）〜（ｃ）に示す如
く、前記実施例１と同様に導体パターン２２ａ ・・
・、キャビティー２５及び耐湿板２３ａ・・・をザグリ
加工及びエツチング加工により形成し、さらに樹脂基板
２１の側部２６．２６を除去して導体パターン２２ａ
・・・の端部をリード部２７・・・とじて残す。そし
て、このリード部２７・・・は第１図（ｄ）に示す如く
、樹脂基板２１の側縁から底部へ折曲、リード付きチッ
プキャリアＣの形状が作成される。その後、第３図（ｅ
）に示す如く、半導体素子２８をキャビティー内底面に
取着すると共に、所定のワイヤーボンディングを行った
後、ボッティング樹脂２９により封入する。
〔実施例４〕
第４図（ａ）〜（ｄ）はフラット型パッケージＤの製造
工程及びその完成図を示すものである。第４図（ａ）に
示す樹脂基板３１と金属板３２．３３との合板３４は第
４図（ｂ）〜（ｃ）に示す如く、前記実施例１゜３と同
様に導体パターン３２ａ ・・・、キャビティー３５
及び耐ン界板３３ａが形成され、さらに樹脂の側部３６
，３６が除去されてリード部３７が形成される。
工程及びその完成図を示すものである。第４図（ａ）に
示す樹脂基板３１と金属板３２．３３との合板３４は第
４図（ｂ）〜（ｃ）に示す如く、前記実施例１゜３と同
様に導体パターン３２ａ ・・・、キャビティー３５
及び耐ン界板３３ａが形成され、さらに樹脂の側部３６
，３６が除去されてリード部３７が形成される。
そして、第４図（ｄ）に示す如く、このリード部３７・
・・は折り曲げずにそのままとし、半導体素子３８をキ
ャビティ−３５内底部に取着すると共に所定のワイヤー
ボンディングを行った後、蓋体３９により封入し、フラ
ットパッケージＤが作成される。
・・は折り曲げずにそのままとし、半導体素子３８をキ
ャビティ−３５内底部に取着すると共に所定のワイヤー
ボンディングを行った後、蓋体３９により封入し、フラ
ットパッケージＤが作成される。
尚、半導体素子３８の封入はポツティング樹脂であって
もよい。
もよい。
〔実施例５〕
第５図（ａ）〜（ｄ）は前記実施例４とは別のフラット
型パ・７ケージＥの製造工程及びその完成図を示すもの
である。第５図（ａ）に示す樹脂基板４１と金属板４２
．４３との合板４４は第５図（ｂ）〜（ｃ）に示す如く
、前記実施例Ｌ３，４と同様に導体パターン４２ａ
・・・及びキャビティー４５が形成され、さらに樹脂の
側部４６，４６が除去されてリード部４７・・・が形成
される。前記実施例と異なる点は合板４１底部側の金属
板４３が厚目のものを使用している点にある。そして、
キャビティー４５をザグリ加工する際に樹脂基板４１を
貫通して、該金属板４３上で止め、キャビティ−４５底
部は金属板４３となる。半導体素子はこの金属板４３上
に搭載され、該金属板４３は半導体素子の発する熱を外
部に放出するための放熱板として作用を果たす。
型パ・７ケージＥの製造工程及びその完成図を示すもの
である。第５図（ａ）に示す樹脂基板４１と金属板４２
．４３との合板４４は第５図（ｂ）〜（ｃ）に示す如く
、前記実施例Ｌ３，４と同様に導体パターン４２ａ
・・・及びキャビティー４５が形成され、さらに樹脂の
側部４６，４６が除去されてリード部４７・・・が形成
される。前記実施例と異なる点は合板４１底部側の金属
板４３が厚目のものを使用している点にある。そして、
キャビティー４５をザグリ加工する際に樹脂基板４１を
貫通して、該金属板４３上で止め、キャビティ−４５底
部は金属板４３となる。半導体素子はこの金属板４３上
に搭載され、該金属板４３は半導体素子の発する熱を外
部に放出するための放熱板として作用を果たす。
次に、第５図（ｄ）に示す如（、リード部４７は折り曲
げずにそのままとし、半導体素子４日をキャビティ−４
５底部の金属板４３上に取着された所定のワイヤーボン
ディングを行った後、蓋体４９により封入し、フラット
型パッケージＥが作成される。尚、半導体素子４８の封
入はポツティング樹脂であってもよい。
げずにそのままとし、半導体素子４日をキャビティ−４
５底部の金属板４３上に取着された所定のワイヤーボン
ディングを行った後、蓋体４９により封入し、フラット
型パッケージＥが作成される。尚、半導体素子４８の封
入はポツティング樹脂であってもよい。
〔実施例６〕
第６図（ａ）〜（ｅ）は前記実施例４及び５とは別のフ
ラットパッケージＦの製造工程及びその完成図を示すも
のである。第６図（ａ）に示す樹脂基板５１と金属板５
２．５３との合板５４は第６図（ｂ）〜（ｃ）に示す如
く、前記実施例１，３．４．５と同様に４体パターン５
２ａ ・・・、耐４板５３ａ及びキャビティー５５が
形成され、さらに樹脂の側部５６，５６が除去されてリ
ード部５７・・・が形成される。
ラットパッケージＦの製造工程及びその完成図を示すも
のである。第６図（ａ）に示す樹脂基板５１と金属板５
２．５３との合板５４は第６図（ｂ）〜（ｃ）に示す如
く、前記実施例１，３．４．５と同様に４体パターン５
２ａ ・・・、耐４板５３ａ及びキャビティー５５が
形成され、さらに樹脂の側部５６，５６が除去されてリ
ード部５７・・・が形成される。
前記実施例と異なる点は第６図（ｃ）に示す如く前記リ
ード部５７が樹脂基板５１の底部側の金属板５３をエツ
チング処理して形成される点であり、更に第６図（ｂ）
〜（ｄ）に示す如く、導体パターン５２ａと該リード部
５７と樹脂基板５１に穿設したスルーホール５２ｂによ
り導通させた点である。前記スルーホール５２ｂ ・
・・は第６図（ｂ）におけるキャビティー５５のザグリ
工程と共に行われその内壁にはスルーホールメッキがな
されている。このスルーホール５２ｂ ・・・内には
第６図（ｄ）に示す如く、ハンダ５２ｃ ・・・が充
填され、導体パターン５２ａ ・・・とリード部５７
・・・とが夫々接続される。そして、第６図（ｅ）に示
す如く、半導体素子５８をキャビティ−５５内底面に取
着すると共に所定のワイヤーボンディングを行った後、
蓋体５９により封入してフラット型パッケージＦが作成
される。尚、半導体素子５８の封入はポツティング樹脂
であってもよい。
ード部５７が樹脂基板５１の底部側の金属板５３をエツ
チング処理して形成される点であり、更に第６図（ｂ）
〜（ｄ）に示す如く、導体パターン５２ａと該リード部
５７と樹脂基板５１に穿設したスルーホール５２ｂによ
り導通させた点である。前記スルーホール５２ｂ ・
・・は第６図（ｂ）におけるキャビティー５５のザグリ
工程と共に行われその内壁にはスルーホールメッキがな
されている。このスルーホール５２ｂ ・・・内には
第６図（ｄ）に示す如く、ハンダ５２ｃ ・・・が充
填され、導体パターン５２ａ ・・・とリード部５７
・・・とが夫々接続される。そして、第６図（ｅ）に示
す如く、半導体素子５８をキャビティ−５５内底面に取
着すると共に所定のワイヤーボンディングを行った後、
蓋体５９により封入してフラット型パッケージＦが作成
される。尚、半導体素子５８の封入はポツティング樹脂
であってもよい。
本発明は上述の如く樹脂基板と金属板との接合板の金属
部分をエツチング処理して半導体素子搭載部（ダイアタ
ッチ部）と導体パターンとを樹脂基板に形成し、次に前
記樹脂基板の一部を除去して前記導体パターンの端部を
リード部としたので、樹脂基板を単に除去するのみで実
施例１〜６に示す各種のパッケージの構成、形状及び寸
法に対応でき、かつ同時にリード部を形成することがで
き、高価なモールド型を必要とせず、製造の時間を著し
く短縮させることができ、設計変更にも柔軟に対応でき
る。
部分をエツチング処理して半導体素子搭載部（ダイアタ
ッチ部）と導体パターンとを樹脂基板に形成し、次に前
記樹脂基板の一部を除去して前記導体パターンの端部を
リード部としたので、樹脂基板を単に除去するのみで実
施例１〜６に示す各種のパッケージの構成、形状及び寸
法に対応でき、かつ同時にリード部を形成することがで
き、高価なモールド型を必要とせず、製造の時間を著し
く短縮させることができ、設計変更にも柔軟に対応でき
る。
第１図〜第６図は本発明の実施例を示すものであり、第
１図（ａ） （ｂ） （ｃ） （ｄ） （ｅ）はデュア
ル・イン・ライン・パッケージの各製造工程を示す断面
図、第２図（ａ） （ｂ） （ｃ） （ｄ）はシングル
・イン・ライン・パッケージの各製造工程を示す断面図
、第３図（ａ） （ｂ） （ｃ） （ｄ） （ｅ）はリ
ード付チップキャリアの各製造工程を示す断面図、第４
図（ａ） （ｂ） （ｃ） （ｄ）はフラットパッケー
ジの各製造工程を示す断面図、第５図（ａ） （ｂ）
（ｃ） （ｄ）は第４図とは別のフラットパッケージの
各製造工程を示す断面図、第６１Ｆ（ａ） （ｂ）（ｃ
） （ｄ） （ｅ）は第４図及び第５図とは別のフラッ
トパッケージの各製造工程を示す断面図及び第７図（ａ
）は従来の樹脂パッケージに使用されるリードフレーム
の平面図、第７図（ｂ） （ｃ）は第７図（ａ）のリー
ドフレームを使用したモールドタイプのデュアル・イン
・ライン・パッケージの各製造工程を示す断面図である
。 ＬＩＬ２１．３１．４１．５１・・・樹脂基板２、１２
，２２，３２，４２．５２・・・金属板３、１３．２３
，３３，４３．５３・・・金属板４．１４，２４．３４
，４４．５４ ・ ・ ・ 合斗反５、１５，２５，３
５，４５．５５・・・キャビティー６、１６，２６，３
６，４６．５６・・・樹脂基板の側部７、１７．２７，
３７，４７．５７・・・リード部８、１８，２８，３８
，４８．５８・・・半導体素子出願人（６６３） 京
セラ株式会社 ７ｍ （し） ｇ／ （ど２ 乙／ １３図 （ｂン １４ｆＪ Ｊ５図 Ｊ６図
１図（ａ） （ｂ） （ｃ） （ｄ） （ｅ）はデュア
ル・イン・ライン・パッケージの各製造工程を示す断面
図、第２図（ａ） （ｂ） （ｃ） （ｄ）はシングル
・イン・ライン・パッケージの各製造工程を示す断面図
、第３図（ａ） （ｂ） （ｃ） （ｄ） （ｅ）はリ
ード付チップキャリアの各製造工程を示す断面図、第４
図（ａ） （ｂ） （ｃ） （ｄ）はフラットパッケー
ジの各製造工程を示す断面図、第５図（ａ） （ｂ）
（ｃ） （ｄ）は第４図とは別のフラットパッケージの
各製造工程を示す断面図、第６１Ｆ（ａ） （ｂ）（ｃ
） （ｄ） （ｅ）は第４図及び第５図とは別のフラッ
トパッケージの各製造工程を示す断面図及び第７図（ａ
）は従来の樹脂パッケージに使用されるリードフレーム
の平面図、第７図（ｂ） （ｃ）は第７図（ａ）のリー
ドフレームを使用したモールドタイプのデュアル・イン
・ライン・パッケージの各製造工程を示す断面図である
。 ＬＩＬ２１．３１．４１．５１・・・樹脂基板２、１２
，２２，３２，４２．５２・・・金属板３、１３．２３
，３３，４３．５３・・・金属板４．１４，２４．３４
，４４．５４ ・ ・ ・ 合斗反５、１５，２５，３
５，４５．５５・・・キャビティー６、１６，２６，３
６，４６．５６・・・樹脂基板の側部７、１７．２７，
３７，４７．５７・・・リード部８、１８，２８，３８
，４８．５８・・・半導体素子出願人（６６３） 京
セラ株式会社 ７ｍ （し） ｇ／ （ど２ 乙／ １３図 （ｂン １４ｆＪ Ｊ５図 Ｊ６図
Claims (1)
- 樹脂基板と金属板との接合板の金属板をエッチング処理
して半導体素子搭載部と導体パターンとを形成する工程
と、前記導体パターンの端部が接合されている部分の樹
脂基板を除去し、該導体パターンの端部によりリード部
を形成する工程とを有する半導体パッケージの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61300327A JPS63152159A (ja) | 1986-12-17 | 1986-12-17 | 半導体パツケ−ジの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61300327A JPS63152159A (ja) | 1986-12-17 | 1986-12-17 | 半導体パツケ−ジの製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63152159A true JPS63152159A (ja) | 1988-06-24 |
Family
ID=17883437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61300327A Pending JPS63152159A (ja) | 1986-12-17 | 1986-12-17 | 半導体パツケ−ジの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63152159A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343076A (en) * | 1990-07-21 | 1994-08-30 | Mitsui Petrochemical Industries, Ltd. | Semiconductor device with an airtight space formed internally within a hollow package |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
-
1986
- 1986-12-17 JP JP61300327A patent/JPS63152159A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5343076A (en) * | 1990-07-21 | 1994-08-30 | Mitsui Petrochemical Industries, Ltd. | Semiconductor device with an airtight space formed internally within a hollow package |
| US6048754A (en) * | 1990-07-21 | 2000-04-11 | Mitsui Chemicals, Inc. | Method of manufacturing a semiconductor device with an airtight space formed internally within a hollow package |
| USRE44251E1 (en) | 1996-09-12 | 2013-06-04 | Ibiden Co., Ltd. | Circuit board for mounting electronic parts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0554893B1 (en) | Partially-molded, PCB chip carrier package and method of forming same | |
| US5065281A (en) | Molded integrated circuit package incorporating heat sink | |
| US5102829A (en) | Plastic pin grid array package | |
| US5256598A (en) | Shrink accommodating lead frame | |
| WO2002009180A1 (en) | Plastic package base, air cavity type package and their manufacturing methods | |
| US4054938A (en) | Combined semiconductor device and printed circuit board assembly | |
| US5185653A (en) | O-ring package | |
| US5031022A (en) | Film carrier for mounting IC chips | |
| KR0156622B1 (ko) | 반도체 패키지,리드프레임 및 제조방법 | |
| KR970077086A (ko) | 반도체장치용 패키지 및 반도체장치와 그들의 제조방법 | |
| EP1636840B1 (en) | Micro lead frame substrate and method for its manufacture | |
| US5445995A (en) | Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink | |
| GB2174538A (en) | Semiconductor package | |
| JPS63152159A (ja) | 半導体パツケ−ジの製法 | |
| KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0473297B2 (ja) | ||
| JPH06216492A (ja) | 電子装置 | |
| JPS62298146A (ja) | 電子装置 | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 | |
| KR100221917B1 (ko) | 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법 | |
| JPH088384A (ja) | 半導体装置及びその製造方法 | |
| KR0148110B1 (ko) | 리드프레임 및 그것을 사용한 반도체장치 | |
| JP2516394Y2 (ja) | 半導体装置 |