JPS63155084A - 画像メモリのアクセス方式 - Google Patents
画像メモリのアクセス方式Info
- Publication number
- JPS63155084A JPS63155084A JP61300162A JP30016286A JPS63155084A JP S63155084 A JPS63155084 A JP S63155084A JP 61300162 A JP61300162 A JP 61300162A JP 30016286 A JP30016286 A JP 30016286A JP S63155084 A JPS63155084 A JP S63155084A
- Authority
- JP
- Japan
- Prior art keywords
- write
- read
- range
- image memory
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は画像メモリのアクセス方式・）で関し、特に、
大規模のテレビリード有効範囲の一部に画像メモリの内
容を表示する方式に関する。
大規模のテレビリード有効範囲の一部に画像メモリの内
容を表示する方式に関する。
［従来の技術］
従来、この種のイメージディスプレイの画像メモリは、
テレビリードに必要な全有効画面の画像容量を持ってい
る。テレビリードは有効両面を常時定状的にスキャンし
、書込みでボジショニングや縮小処理の為、ライトスタ
ートアドレスをずらしたり２間引いたりした処理をして
いる。
テレビリードに必要な全有効画面の画像容量を持ってい
る。テレビリードは有効両面を常時定状的にスキャンし
、書込みでボジショニングや縮小処理の為、ライトスタ
ートアドレスをずらしたり２間引いたりした処理をして
いる。
［発明が解決しようとする問題点］
上述した従来の方法は、有効画面全容量の画像メモリ′
を持つ必要がらり１画像データを画コの１部である一つ
のウィンドウに表示する場合でも。
を持つ必要がらり１画像データを画コの１部である一つ
のウィンドウに表示する場合でも。
大容量のメモリを持つ必要があるという欠点がちる。
そこで１本発明の目的は上記欠点に鑑み２画像データを
画面の１部である一つのウィンドウに表示する場合、大
容量のメモリを有する必要のない画像メモリアクセス方
式を提供することである。
画面の１部である一つのウィンドウに表示する場合、大
容量のメモリを有する必要のない画像メモリアクセス方
式を提供することである。
以下余日
［問題点を解決するための手段］
本発明によれば、書込み有効範囲内をアクセスするライ
トアドレス発生回路と、前記書込み有効範囲を繰り返し
アクセスするリードアドレス発生回路と、テレビリード
有効範囲の容量を持つウィンドウキーメモリと、繰シ返
しアクセスされた前記書込み有効範囲を前記テレビリー
ド有効範囲に基づいてゲートするダート手段とを有する
ことを特徴とする画像メモリのアクセス方式が得られる
。
トアドレス発生回路と、前記書込み有効範囲を繰り返し
アクセスするリードアドレス発生回路と、テレビリード
有効範囲の容量を持つウィンドウキーメモリと、繰シ返
しアクセスされた前記書込み有効範囲を前記テレビリー
ド有効範囲に基づいてゲートするダート手段とを有する
ことを特徴とする画像メモリのアクセス方式が得られる
。
［実施例］
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図である。
１０１はの変換器、１０２はライトアドレス発生回路、
１０３は、テレビリードアドレス発生回路、１０４は画
像メモリ、１０５はウィンドウキーメモリ、１０６はマ
スクグー）、１０７はＤ／Ａ変換器、１０８はＣＲＴで
ある。
１０３は、テレビリードアドレス発生回路、１０４は画
像メモリ、１０５はウィンドウキーメモリ、１０６はマ
スクグー）、１０７はＤ／Ａ変換器、１０８はＣＲＴで
ある。
ＡＤＤ変換器１０１で量子化したビデオ信号は。
書込有効範囲をアクセスするライトアドレス発生回路１
０２で２画像メモリ１０４に書き込まれる。
０２で２画像メモリ１０４に書き込まれる。
例えば２画面の有効範囲が、 １２８０ ＰＩＸＥＬｘ
１０２４ラインで、Ａ／Ｄ変換器１０１から出力され
るビデオ信号の有効範囲は６４０ＰＩＸＥＬＸ４８０ラ
インで。
１０２４ラインで、Ａ／Ｄ変換器１０１から出力され
るビデオ信号の有効範囲は６４０ＰＩＸＥＬＸ４８０ラ
インで。
表示有効画面（３００，３００）の座標から表示する場
合、ライトアドレスのＸ方向は、３００から始まり６３
９まで行ったら０に戻り、２９９４でカウントアツプす
る。ライトアドレスのＹ方向は３００から始まり４７９
まで行ったら、０に戻り、２９９までカウントアツプす
る。この時の画面は第２図に示す様になる。
合、ライトアドレスのＸ方向は、３００から始まり６３
９まで行ったら０に戻り、２９９４でカウントアツプす
る。ライトアドレスのＹ方向は３００から始まり４７９
まで行ったら、０に戻り、２９９までカウントアツプす
る。この時の画面は第２図に示す様になる。
この画像データを、書込み有効範囲を繰返しアクセスす
るテレビリードアドレス発生回路１０３でＯ番地からテ
レビリードすると、第３図に示す画像となる。この画像
にウィンドウキーメモリ１０５からキー信号をテレビリ
ード周期で読み出し、マスクゲート１０６にて画像信号
をゲートする。この概念図を第４図に示す。このマスク
ゲート１０６を通った信号は第５図に示す様に斜線部は
マスクされ（３００，３００）の表示座標から６４０
ＰＩＸＥＬ Ｘ ４８０ラインの映像を得ることができ
る。
るテレビリードアドレス発生回路１０３でＯ番地からテ
レビリードすると、第３図に示す画像となる。この画像
にウィンドウキーメモリ１０５からキー信号をテレビリ
ード周期で読み出し、マスクゲート１０６にて画像信号
をゲートする。この概念図を第４図に示す。このマスク
ゲート１０６を通った信号は第５図に示す様に斜線部は
マスクされ（３００，３００）の表示座標から６４０
ＰＩＸＥＬ Ｘ ４８０ラインの映像を得ることができ
る。
［発明の効果］
以上説明したように９本発明は書込み有効範囲内をアク
セスするライトアドレス発生回路ト、前記書込み有効範
囲を繰返しアクセスするリードアドレス発生回路と、テ
レビリード有効面面分の容量のウィンドウキーメモリと
を有することにより。
セスするライトアドレス発生回路ト、前記書込み有効範
囲を繰返しアクセスするリードアドレス発生回路と、テ
レビリード有効面面分の容量のウィンドウキーメモリと
を有することにより。
書込み有効範囲よシ大きなテレビリード有効範囲を、書
込み有効範囲内のメモリ容量でダートに任意の表示ボッ
ジョンに表示することができる効果があるから１画像デ
ータを画面の一部である一つのウィンドウに表示する場
合、大容量のメモリを有する必要がない。
込み有効範囲内のメモリ容量でダートに任意の表示ボッ
ジョンに表示することができる効果があるから１画像デ
ータを画面の一部である一つのウィンドウに表示する場
合、大容量のメモリを有する必要がない。
本発明は、キャラクタノエネレータ等で発生される信号
と画像メモリの内容とを同時に表示する時に、最小の画
像メモリ容量で１表示有効範囲内の任意の場所に画１象
メモリが表示でき、特に有効である。
と画像メモリの内容とを同時に表示する時に、最小の画
像メモリ容量で１表示有効範囲内の任意の場所に画１象
メモリが表示でき、特に有効である。
臥１示８
第１図は本発明の構成図、第２図は第１図１０４の画像
メモリの内容を示す概念図、第３図は１画 ′像メモリ
から出力されるデータの内容を示す概念図、第４図は第
１図に示すマスクグー）１０６の概念図、第５図は第１
図に示すＤ／Ａコンバータ１０７から出力される画像の
内容を示す概念図である。 １０１・・・〜勺コンバータ、１ｏ２・・・ライトアド
レス発生回路、１０３・・・リードアドレス発生回路、
−１０４・・・画像メモリ、１０５・・・ウィンド
ウキーメモリ、１０６・・・マスクグー）、１０７・・
・）へコンバータ。 第１図 第３図 第４図
メモリの内容を示す概念図、第３図は１画 ′像メモリ
から出力されるデータの内容を示す概念図、第４図は第
１図に示すマスクグー）１０６の概念図、第５図は第１
図に示すＤ／Ａコンバータ１０７から出力される画像の
内容を示す概念図である。 １０１・・・〜勺コンバータ、１ｏ２・・・ライトアド
レス発生回路、１０３・・・リードアドレス発生回路、
−１０４・・・画像メモリ、１０５・・・ウィンド
ウキーメモリ、１０６・・・マスクグー）、１０７・・
・）へコンバータ。 第１図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、書込み有効範囲内をアクセスするライトアドレス発
生回路と、 前記書込み有効範囲を繰り返しアクセスするリードアド
レス発生回路と、 テレビリード有効範囲の容量を持つウィンドウキーメモ
リと、 繰り返しアクセスされた前記書込み有効範囲を前記テレ
ビリード有効範囲に基づいてゲートするゲート手段とを
有することを特徴とする画像メモリのアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61300162A JPS63155084A (ja) | 1986-12-18 | 1986-12-18 | 画像メモリのアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61300162A JPS63155084A (ja) | 1986-12-18 | 1986-12-18 | 画像メモリのアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155084A true JPS63155084A (ja) | 1988-06-28 |
Family
ID=17881493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61300162A Pending JPS63155084A (ja) | 1986-12-18 | 1986-12-18 | 画像メモリのアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155084A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59173863A (ja) * | 1983-03-24 | 1984-10-02 | Fujitsu Ltd | マスクメモリ方式 |
| JPS60151743A (ja) * | 1983-10-17 | 1985-08-09 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多重デ−タウインドウ表示システム |
| JPS61258291A (ja) * | 1985-05-13 | 1986-11-15 | 富士通株式会社 | マルチウィンドウ表示装置 |
-
1986
- 1986-12-18 JP JP61300162A patent/JPS63155084A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59173863A (ja) * | 1983-03-24 | 1984-10-02 | Fujitsu Ltd | マスクメモリ方式 |
| JPS60151743A (ja) * | 1983-10-17 | 1985-08-09 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多重デ−タウインドウ表示システム |
| JPS61258291A (ja) * | 1985-05-13 | 1986-11-15 | 富士通株式会社 | マルチウィンドウ表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS582874A (ja) | フルグラフィックディスプレイ装置の画面構成変更回路 | |
| JPS58211186A (ja) | 分割画面表示制御方式 | |
| JPH0325684A (ja) | 画像描画制御装置 | |
| JPS6067990A (ja) | 密度変換機能を有する画情報処理装置 | |
| JP3272463B2 (ja) | 画像作成装置およびその使用方法 | |
| JPS58136093A (ja) | 表示制御装置 | |
| JPS60107181A (ja) | イメ−ジ処理装置 | |
| JP3468580B2 (ja) | データ曲線描画装置 | |
| JPS59206881A (ja) | デイスプレイ装置 | |
| JPS59102286A (ja) | グラフイツク・デイスプレイのカ−ソル発生回路 | |
| JPS6152474B2 (ja) | ||
| JPS63256991A (ja) | 編集記憶装置 | |
| JPH025623A (ja) | 情報処理装置 | |
| JPS60150089A (ja) | 記憶装置 | |
| JPS6270894A (ja) | 表示制御装置 | |
| JPH01216445A (ja) | キャッシュメモリによるデータ処理方法 | |
| JPH08147210A (ja) | ビットマップメモリ装置 | |
| JPS6225568A (ja) | 画像デ−タ書き込み方法 | |
| JPS62139078A (ja) | 画像処理装置 | |
| JPS62241073A (ja) | 画像処理装置における並列処理方式 | |
| JPS60203089A (ja) | デジタルサブトラクシヨンシステム | |
| JPS60146290A (ja) | 走査変換装置の補間処理装置 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS6298390A (ja) | デイスプレイ装置 | |
| JPH0548475B2 (ja) |