JPS63155492A - Magnetic bubble memory device - Google Patents
Magnetic bubble memory deviceInfo
- Publication number
- JPS63155492A JPS63155492A JP30162586A JP30162586A JPS63155492A JP S63155492 A JPS63155492 A JP S63155492A JP 30162586 A JP30162586 A JP 30162586A JP 30162586 A JP30162586 A JP 30162586A JP S63155492 A JPS63155492 A JP S63155492A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tape carrier
- tape
- leads
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
バブルメモリチップの実装にテープキャリヤを用いた磁
気バブルメモリデバイスであって、テープキャリヤのチ
ップ実装部分にもテープを残し、その部分を使ってゲー
ト間の並列配線処理を行なうことにより端子数の低減を
可能とする。[Detailed Description of the Invention] [Summary] A magnetic bubble memory device that uses a tape carrier to mount a bubble memory chip, in which the tape is also left on the chip mounting part of the tape carrier, and that part is used to connect between gates. The number of terminals can be reduced by performing parallel wiring processing.
本発明は電子計算装置等の記憶装置に用いられる磁気バ
ブルメモリデバイスに関するものであり、さらに詳しく
言えばバブルメモリチップの実装にテープキャリヤを用
いた磁気バブルメモリデバイスに関するものである。The present invention relates to a magnetic bubble memory device used in a storage device such as an electronic computing device, and more particularly to a magnetic bubble memory device using a tape carrier for mounting a bubble memory chip.
磁気バブルメモリ素子は、例えばガドリニウム・ガリウ
ム・ガーネット単結晶等の非磁性基板の上に液相エピタ
キシャル成長法により磁性ガーネットの薄膜を形成し、
その上にパーマロイ等の軟磁性薄膜を用いたハーフディ
スク型又はシェブロン型等のパターンを行列させたバブ
ル転送路を形成したものであり、バブル発生器より情報
に従って発生させたバブルを転送路に導き、そのパター
ンにバブルがある場合を“1″、ない場合を′″0″と
して情報を記憶するようになっている。また情報の検出
は、通常パーマロイ等の軟磁性薄膜を用いて検出器を構
成し、その磁性砥抗効果を利用してバブルを検出するよ
うになっている。A magnetic bubble memory element is produced by forming a thin film of magnetic garnet by liquid phase epitaxial growth on a non-magnetic substrate such as a single crystal of gadolinium, gallium, or garnet.
On top of that, a bubble transfer path is formed with a matrix of half-disk or chevron-type patterns using a soft magnetic thin film such as permalloy, and bubbles generated by a bubble generator according to information are guided to the transfer path. , information is stored as "1" if there is a bubble in the pattern, and "0" if there is no bubble. In order to detect information, a detector is usually constructed using a soft magnetic thin film such as permalloy, and bubbles are detected using the magnetic abrasive effect of the detector.
このような、磁気バブルメモリにおいては、高密度化が
進められ、現在4Mbデバイスが量産され、さらに16
Mb 、64Mbデバイスの開発が進められている。The density of such magnetic bubble memories has been increased, and 4Mb devices are currently being mass-produced, and 16Mb devices are currently being mass-produced.
Development of 64Mb and 64Mb devices is underway.
しかしこの様な高密度化はアクセス時間の増大を招くこ
とになる。この対策としてチップを複数ブロックに分は
バブル検出器の数を多くすることが行なわれている。と
ころがブロック数が増加するとゲート数が増し、端子数
が増大するため、これを低減するための端子処理が大き
な課題となっている。However, such high density leads to an increase in access time. As a countermeasure to this problem, the number of bubble detectors is increased by dividing the chip into multiple blocks. However, as the number of blocks increases, the number of gates increases and the number of terminals increases, so terminal processing to reduce this has become a major issue.
従来技術では同一種類のゲートをブロック間でメッキ配
線により並列接続し端子数を低減してきたが、メッキ配
線に伴なうチップサイズの増大あるいはチップ内配線と
メッキ配線との交差部分の信軌性低下等の問題がある。In conventional technology, the number of terminals has been reduced by connecting gates of the same type in parallel between blocks using plated wiring, but this has led to an increase in chip size due to plated wiring, or problems with the reliability of the intersection between internal chip wiring and plated wiring. There are problems such as decline.
このためテープキャリヤを用いた実装法が採用されてい
る。For this reason, a mounting method using a tape carrier is adopted.
従来のテープキャリヤを用いた実装法では第2図に示す
ようにテープキャリヤ1にチップ3より大きい1つの開
口部2を設け、その複数の辺からボンディング用リード
4を出し、チップの端子5に接続している。In the conventional mounting method using a tape carrier, as shown in FIG. 2, one opening 2 larger than the chip 3 is provided in the tape carrier 1, and bonding leads 4 are brought out from multiple sides of the opening 2 to connect to the terminals 5 of the chip. Connected.
上記従来のテープキャリヤを用いた実装法では、ボンデ
ィング用のり−ド4はテープ上配線6と共にその数には
制限があり、マルチブロック化したチップの端子を処理
しきれないという問題があった。In the above-mentioned conventional mounting method using a tape carrier, the number of bonding glues 4 and on-tape wiring 6 is limited, and there is a problem that terminals of a multi-block chip cannot be processed.
本発明はこのような点に鑑みて創作されたもので、端子
数の低減処理をテープキャリヤで行なった磁気バブルメ
モリデバイスを提供することを目的としている。The present invention was created in view of these points, and an object of the present invention is to provide a magnetic bubble memory device in which the number of terminals is reduced using a tape carrier.
このため本発明においては第1図に例示するように、バ
ブルメモリチップの実装にテープキャリヤを用いた磁気
バブルメモリデバイスにおいて、上記テープキャリヤ1
はチップ搭載部分の外周に少なくとも2個所の矩形開口
部8,8′を有し、該開口部8.8′のそれぞれ対向す
る2辺からはテープキャリヤ上からの配線パターン7.
9からのリード4.4′及び5.5′が突出し、該リー
ドのうち、一方の開口部8のチップ側からのリード5は
他方の開口部8′のチップ側リード5′とチップ上のテ
ープ内で配線パターン9で接続され、チップと反対側か
らのり−ド4,4′はチップ外周部の配線パターン7を
通ってテープキャリヤ1の長手方向両端部へそれぞれ配
線されていることを特徴としている。Therefore, in the present invention, as illustrated in FIG. 1, in a magnetic bubble memory device using a tape carrier for mounting a bubble memory chip, the tape carrier 1
has at least two rectangular openings 8, 8' on the outer periphery of the chip mounting portion, and wiring patterns 7.8 from above the tape carrier can be seen from two opposing sides of the openings 8.8'.
Leads 4.4' and 5.5' from the opening 9 protrude, and among these leads, the lead 5 from the chip side of one opening 8 is connected to the chip side lead 5' of the other opening 8' on the chip. They are connected by a wiring pattern 9 within the tape, and the glues 4 and 4' from the opposite side of the chip are routed to both ends of the tape carrier 1 in the longitudinal direction through the wiring pattern 7 on the outer periphery of the chip. It is said that
チップ3の端子6同土間を接続する配線パターン9をテ
ープキャリヤ1内に設けたことにより、チップ3の外部
接続用端子数の削減が可能となる。By providing the wiring pattern 9 in the tape carrier 1 that connects the terminals 6 of the chip 3 to the same dirt floor, the number of external connection terminals of the chip 3 can be reduced.
第1図は本発明の詳細な説明するための図である。 FIG. 1 is a diagram for explaining the present invention in detail.
本実施例は第1図に示すように、テープキャリヤ1には
チップ搭載部分の外周に少なくとも2個所以上の矩形開
口部8.8′を設け、該開口部8゜8′のそれぞれ対向
する2辺にチップ3の端子6にボンディング接続するた
めのリード4,4′及び5,5′を突出して設け、且つ
、そのリードのうち、一方の開口部8のチップ方向から
突出したリード5は他方の開口部8′のチップ方向から
突出したリード5′とテープキャリヤ上に設けられた配
線パターン9で接続させ、各開口部8.8′のチップ3
と反対方向から突出したリード4,4′はチップ外周部
に設けられた配線パターン7にょリテーブキャリャ1の
長手方向両端部へ各々配線している。そしてチップ3は
その端子6aにテープキャリヤのリード4.4′及び5
.5′がボンディングされ搭載される。In this embodiment, as shown in FIG. 1, the tape carrier 1 is provided with at least two rectangular openings 8.8' on the outer periphery of the chip mounting portion, and two or more rectangular openings 8. Leads 4, 4' and 5, 5' for bonding connection to the terminals 6 of the chip 3 are provided protruding from the sides, and among the leads, the lead 5 protruding from the chip direction of one opening 8 is connected to the other. The leads 5' protruding from the chip direction of the openings 8.8' are connected by wiring patterns 9 provided on the tape carrier, and the chips 3 of each opening 8.
Leads 4 and 4' protruding from the opposite direction are respectively wired to both longitudinal ends of the retaining carrier 1 via a wiring pattern 7 provided on the outer periphery of the chip. Chip 3 then connects its terminals 6a to leads 4, 4' and 5 of the tape carrier.
.. 5' is bonded and mounted.
このように構成された本実施例は、テープキャリヤ1の
チップ実装部分にもテープが残され、その部分を使って
チップのゲート間の並列配線処理を行なうことができる
ので、外部に接続される端子数を低減することができる
。In this embodiment configured in this way, the tape is left also on the chip mounting part of the tape carrier 1, and that part can be used to perform parallel wiring between the gates of the chips, so that the tape is not connected to the outside. The number of terminals can be reduced.
(発明の効果〕
以上述べてきたように、本発明によれば、極めて簡単な
構成で磁気バブルメモリデバイスの端子数を低減するこ
とができ、実用的には極めて有用である。(Effects of the Invention) As described above, according to the present invention, the number of terminals of a magnetic bubble memory device can be reduced with an extremely simple configuration, and is extremely useful in practice.
第1図は本発明の実施例を示す図、
第2図は従来の実装法による磁気バブルメモリデバイス
を示す図である。
第1図において、
■はテープキャリヤ、
3はバブルメモリチップ、
4.4′、5.5′はリード、
6aは端子、
7はテープ上配線パターン、
8.8′は開口部、
9はチップ上テープの配線パターンである。FIG. 1 is a diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing a magnetic bubble memory device using a conventional mounting method. In Figure 1, ■ is the tape carrier, 3 is the bubble memory chip, 4.4', 5.5' are the leads, 6a is the terminal, 7 is the wiring pattern on the tape, 8.8' is the opening, and 9 is the chip. This is the wiring pattern of the upper tape.
Claims (1)
た磁気バブルメモリデバイスにおいて、上記テープキャ
リヤは(1)はチップ搭載部分の外周に少なくとも2個
所の矩形開口部(8、8′を有し、該開口部(8、8′
)のそれぞれ対向する2辺からはテープキャリヤ上から
の配線パターン(7、9)からのリード(4、4′)及
び(5、5′)が突出し、該リードのうち、一方の開口
部(8)のチップ側からのリード(5)は他方の開口部
(8′)のチップ側リード(5′)とチップ上のテープ
内で配線パターン(9)で接続され、チップと反対側か
らのリード(4、4′)はチップ外周部の配線パターン
(7)を通ってテープキャリヤ(1)の長手方向両端部
へ各々配線されていることを特徴とした磁気バブルメモ
リデバイス。1. In a magnetic bubble memory device using a tape carrier for mounting a bubble memory chip, the tape carrier (1) has at least two rectangular openings (8, 8') on the outer periphery of the chip mounting portion; Opening (8, 8'
Leads (4, 4') and (5, 5') from the wiring patterns (7, 9) on the tape carrier protrude from two opposing sides of the opening (). The lead (5) from the chip side in 8) is connected to the chip side lead (5') in the other opening (8') with a wiring pattern (9) within the tape on the chip, and the lead (5) from the chip side A magnetic bubble memory device characterized in that the leads (4, 4') are respectively wired to both longitudinal ends of a tape carrier (1) through a wiring pattern (7) on the outer periphery of the chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30162586A JPS63155492A (en) | 1986-12-19 | 1986-12-19 | Magnetic bubble memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30162586A JPS63155492A (en) | 1986-12-19 | 1986-12-19 | Magnetic bubble memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155492A true JPS63155492A (en) | 1988-06-28 |
Family
ID=17899196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30162586A Pending JPS63155492A (en) | 1986-12-19 | 1986-12-19 | Magnetic bubble memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155492A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5625283A (en) * | 1979-08-08 | 1981-03-11 | Hitachi Ltd | Tape carrier package structure of magnetic bubble chip |
| JPS572669B2 (en) * | 1973-11-21 | 1982-01-18 |
-
1986
- 1986-12-19 JP JP30162586A patent/JPS63155492A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572669B2 (en) * | 1973-11-21 | 1982-01-18 | ||
| JPS5625283A (en) * | 1979-08-08 | 1981-03-11 | Hitachi Ltd | Tape carrier package structure of magnetic bubble chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200414501A (en) | Semiconductor device | |
| JPS61255046A (en) | Composite semiconductor memory device | |
| JPS62109333A (en) | Semiconductor package | |
| US20230130453A1 (en) | Semiconductor package, and memory module including the same | |
| KR100631910B1 (en) | Multi-chip package using the same chip | |
| JPH0348449A (en) | ic package cage | |
| JPH0216791A (en) | Hybrid integrated circuit device | |
| JP3272079B2 (en) | Semiconductor module | |
| JPH04199555A (en) | Semiconductor device | |
| JPH0234902A (en) | Thin film electromagnetic transformer | |
| US4689769A (en) | Magnetic bubble memory | |
| JPS6020239Y2 (en) | bubble memory chip | |
| JPS6034054A (en) | Module of memory integrated circuit | |
| JP2868630B2 (en) | Semiconductor package mounting structure | |
| JP2917506B2 (en) | Semiconductor integrated circuit device | |
| JPS62273751A (en) | integrated circuit | |
| JPH0159741B2 (en) | ||
| JPS61184782A (en) | magnetic bubble memory | |
| JPS63262847A (en) | Device for packaging ic | |
| JPH0786499A (en) | Semiconductor device | |
| JPS592112B2 (en) | Magnetic bubble chip tape carrier mounting structure | |
| JPH04124873A (en) | integrated circuit chip | |
| JPS6081663U (en) | Twin type semiconductor device | |
| JPH0239453A (en) | integrated circuit device | |
| JPS61129794A (en) | Magnetic bubble device |