JPS63155492A - 磁気バブルメモリデバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 バブルメモリチップの実装にテープキャリヤを用いた磁
気バブルメモリデバイスであって、テープキャリヤのチ
ップ実装部分にもテープを残し、その部分を使ってゲー
ト間の並列配線処理を行なうことにより端子数の低減を
可能とする。

〔産業上の利用分野〕

本発明は電子計算装置等の記憶装置に用いられる磁気バ
ブルメモリデバイスに関するものであり、さらに詳しく
言えばバブルメモリチップの実装にテープキャリヤを用
いた磁気バブルメモリデバイスに関するものである。

磁気バブルメモリ素子は、例えばガドリニウム・ガリウ
ム・ガーネット単結晶等の非磁性基板の上に液相エピタ
キシャル成長法により磁性ガーネットの薄膜を形成し、
その上にパーマロイ等の軟磁性薄膜を用いたハーフディ
スク型又はシェブロン型等のパターンを行列させたバブ
ル転送路を形成したものであり、バブル発生器より情報
に従って発生させたバブルを転送路に導き、そのパター
ンにバブルがある場合を“１″、ない場合を′″０″と
して情報を記憶するようになっている。また情報の検出
は、通常パーマロイ等の軟磁性薄膜を用いて検出器を構
成し、その磁性砥抗効果を利用してバブルを検出するよ
うになっている。

このような、磁気バブルメモリにおいては、高密度化が
進められ、現在４Ｍｂデバイスが量産され、さらに１６
Ｍｂ　　、６４Ｍｂデバイスの開発が進められている。

しかしこの様な高密度化はアクセス時間の増大を招くこ
とになる。この対策としてチップを複数ブロックに分は
バブル検出器の数を多くすることが行なわれている。と
ころがブロック数が増加するとゲート数が増し、端子数
が増大するため、これを低減するための端子処理が大き
な課題となっている。

〔従来の技術〕

従来技術では同一種類のゲートをブロック間でメッキ配
線により並列接続し端子数を低減してきたが、メッキ配
線に伴なうチップサイズの増大あるいはチップ内配線と
メッキ配線との交差部分の信軌性低下等の問題がある。

このためテープキャリヤを用いた実装法が採用されてい
る。

従来のテープキャリヤを用いた実装法では第２図に示す
ようにテープキャリヤ１にチップ３より大きい１つの開
口部２を設け、その複数の辺からボンディング用リード
４を出し、チップの端子５に接続している。

〔発明が解決しよとする問題点〕

上記従来のテープキャリヤを用いた実装法では、ボンデ
ィング用のり−ド４はテープ上配線６と共にその数には
制限があり、マルチブロック化したチップの端子を処理
しきれないという問題があった。

本発明はこのような点に鑑みて創作されたもので、端子
数の低減処理をテープキャリヤで行なった磁気バブルメ
モリデバイスを提供することを目的としている。

〔問題点を解決するための手段〕

このため本発明においては第１図に例示するように、バ
ブルメモリチップの実装にテープキャリヤを用いた磁気
バブルメモリデバイスにおいて、上記テープキャリヤ１
はチップ搭載部分の外周に少なくとも２個所の矩形開口
部８，８′を有し、該開口部８．８′のそれぞれ対向す
る２辺からはテープキャリヤ上からの配線パターン７．
９からのリード４．４′及び５．５′が突出し、該リー
ドのうち、一方の開口部８のチップ側からのリード５は
他方の開口部８′のチップ側リード５′とチップ上のテ
ープ内で配線パターン９で接続され、チップと反対側か
らのり−ド４，４′はチップ外周部の配線パターン７を
通ってテープキャリヤ１の長手方向両端部へそれぞれ配
線されていることを特徴としている。

〔作　用〕

チップ３の端子６同土間を接続する配線パターン９をテ
ープキャリヤ１内に設けたことにより、チップ３の外部
接続用端子数の削減が可能となる。

〔実施例〕

第１図は本発明の詳細な説明するための図である。

本実施例は第１図に示すように、テープキャリヤ１には
チップ搭載部分の外周に少なくとも２個所以上の矩形開
口部８．８′を設け、該開口部８゜８′のそれぞれ対向
する２辺にチップ３の端子６にボンディング接続するた
めのリード４，４′及び５，５′を突出して設け、且つ
、そのリードのうち、一方の開口部８のチップ方向から
突出したリード５は他方の開口部８′のチップ方向から
突出したリード５′とテープキャリヤ上に設けられた配
線パターン９で接続させ、各開口部８．８′のチップ３
と反対方向から突出したリード４，４′はチップ外周部
に設けられた配線パターン７にょリテーブキャリャ１の
長手方向両端部へ各々配線している。そしてチップ３は
その端子６ａにテープキャリヤのリード４．４′及び５
．５′がボンディングされ搭載される。

このように構成された本実施例は、テープキャリヤ１の
チップ実装部分にもテープが残され、その部分を使って
チップのゲート間の並列配線処理を行なうことができる
ので、外部に接続される端子数を低減することができる
。

（発明の効果〕 以上述べてきたように、本発明によれば、極めて簡単な
構成で磁気バブルメモリデバイスの端子数を低減するこ
とができ、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の実施例を示す図、 第２図は従来の実装法による磁気バブルメモリデバイス
を示す図である。 第１図において、 ■はテープキャリヤ、 ３はバブルメモリチップ、 ４．４′、５．５′はリード、 ６ａは端子、 ７はテープ上配線パターン、 ８．８′は開口部、 ９はチップ上テープの配線パターンである。

Claims (1)

【特許請求の範囲】
1. １、バブルメモリチップの実装にテープキャリヤを用い
   た磁気バブルメモリデバイスにおいて、上記テープキャ
   リヤは（１）はチップ搭載部分の外周に少なくとも２個
   所の矩形開口部（８、８′を有し、該開口部（８、８′
   ）のそれぞれ対向する２辺からはテープキャリヤ上から
   の配線パターン（７、９）からのリード（４、４′）及
   び（５、５′）が突出し、該リードのうち、一方の開口
   部（８）のチップ側からのリード（５）は他方の開口部
   （８′）のチップ側リード（５′）とチップ上のテープ
   内で配線パターン（９）で接続され、チップと反対側か
   らのリード（４、４′）はチップ外周部の配線パターン
   （７）を通ってテープキャリヤ（１）の長手方向両端部
   へ各々配線されていることを特徴とした磁気バブルメモ
   リデバイス。