JPS6315683A - モ−タ駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、正転制御信号および逆転制御信号等により制
御されるモータ駆動装置、特に短絡防止ａ俺を有するモ
ータ駆動装置に関するものである。

（従来の技術） 従来、このような分野の技術としては、トランジスタ技
術、翻［２］　（昭８ｌ−２）　ＣＱ出版社　常日、吉
相、Ｐ、３８１−３７８　、およびオートメーション、
耳［１３１（昭８０−１１　）日刊工業新聞社Ｐ、８４
−７５に記載されるものがあった。以下、その構成を図
を用いて説明する。

第２図は従来のモータ駆動装置の概略構成図である０図
において、ｌはモータ駆動電力を供給する電力入力端子
、２はアースであり、この間にＤＣモータ３が設けられ
ている。このＤＣモータ３の正転、逆転および停止等は
、マイクロコンピュータの中央翅理装置　（Ｃ：ＰＵ　
）　４等によってトランジスタの電流スイッチを制御す
ることにより行われる。前記ＣＰＵ４は正転制御信号を
出力する正転出力端子４−１と逆転制御信号を出力する
逆転出力端子４−２を有している。正転出力端子４−１
はトランジスタ５のベースにｍＷされ、このトランジス
タ５のコレクタとエミツタはそれぞれトランジスタ６の
ベースとトランジスタ７のベースに’１８　ｍ　サれて
いる。また、前記逆転出力端子４−２はトランジスタ８
のベースに接続され、このトランジスタ８のコレクタと
エミッタはそれぞれトランジスタ９とトランジスタ１０
のベースに接続されている。前記トランジスタ６　、７
　、９　、１０は、電力入力端子１とアース２の間にあ
って、モータ３の駆動を直接制御するための電流スイッ
チを成している。

第３図は、前記回路の動作を説明するために、第２図を
正転駆動回路１１と逆転駆動回路１２の部分に分けて書
き直したものである０図において、ＣＰＵ４の正転出力
端子４−１の信号出力が電圧Ｌレベルであるとき、トラ
ンジスタ５はオフ状態なのでトランジスタ６．７もオフ
となる。同様に逆転出力端子４−２の信号出力がＬレベ
ルならば、トランジスタ８　、９　、１０はオフとなる
。したがってモータ３には電流が流れず停止している。

この状態において、正転出力端子４−１から電圧Ｈレベ
ルのパルス信号が出力されると、トランジスタ５のベー
ス・エミッタ間には順方向電圧がかかるのでトランジス
タ５はオン状態となり、したがってトランジスタ６．７
もオンとなる。このとき、電力入力端子１からモータ駆
動電流がトランジスタ６→モータ３→トランジスタ７呻
アース２の順に流れてモータ３は正転する。一方、逆転
出力端子４−２のみからＨレベルのパルス信号が出力さ
れると、トランジスタ８，９．１０がオンとなり、駆動
電流は電力人出端子ｌ→トランジスタ９→モータ３→ト
ランジスタ１０→アース２の順に流れて、モータ３は逆
転する。

ただし、上記回路においては、正転出力端子４−１およ
び逆転出力端子４−２からの信号出力が同時にＨレベル
となった場合には、すべてのトランジスタ５，６，７，
８，９．１０がオンとなって短絡し、電力入力端子ｌか
ら大電流が流れてトランジスタを破壊してしまう。した
がってＣＰＵ４は。

同時にＨレベルの信号が出力されることがないように制
御を行っている。

（発明が解決しようとする問題点） しかしながら、上記構成のＤＣＣモータ励動装置おいて
は、ノイズ等の原因による（’；ＰＵ４の暴走等によっ
て、正転出力端子４−１および逆転出力端子４−２から
同時にＨレベルの信号が出力されることがあり、モータ
駆動回路に電力入力端子ｌから短絡電流が流れてトラン
ジスタを破壊したり劣化させるおそれがあった。

本発明は、前記従来技術がもっていた問題点として、モ
ータ駆動回路に正転制御信号と逆転制御信号が同時に人
力されることにより短Ａｆｉ電流が流れ、トランジスタ
等を破壊したり劣化させるおそれがある点について解決
したモータ駆動装置を提供するものである。

（問題点を解決するための手段） 本発明は、前記問題点を解決するために、正転制御信号
により制御されモータを正方向に回転させる正転駆動回
路と、逆転制御信号により制御され前記モータを逆方向
に回転させる逆転駆動回路とを有するモータ駆動装置に
おいて、前記正転制御信号の立上りとその立下がりのい
ずれか一方の時に前記正転制御信号を遅延させる第１の
遅延回路と、前記逆転制御信号の立上りとその立下がり
のいずれか一方の時に前記逆転制御信号を遅延させる第
２の遅延回路と、前記正転制御信号が前記第１の遅延回
路を通して出力された出力信号と前記逆転制御信号との
２つの入力信号に基づき前記正転駆動回路を制御する第
１の論理回路と、前記逆転制御信号が前記第２の遅延回
路を通して出力された出力信号と前記正転制御信号との
２つの入力信号に基づき前記逆転駆動回路を制御する第
２の論理回路とを備えた短絡防止回路を、設けたもので
ある。

（作　用） 本発明によれば、以上のようにモータ駆動装ごを構成し
たので、第１．第２の論理回路は、それぞれに入力され
る正転制御信号と逆転制御信号の２つの信号を判断した
上で、回路が短絡しないように駆動Ｍ制御信号をモータ
駆動回路に４えるｍきをする。それ故１例えばＣＰＵ等
がノイズ等の原因で暴走して前記正、逆転制御信号のい
ずれもがオン状態の信号になっても、第１．第２の論理
回路がこれを調整し、モータ駆動回路が短絡するのを防
止する。また、第１．第２の遅延回路は、前記第１．第
２の論理回路の遅延時間が原因で、瞬ｒｉ、’を的にモ
ータ駆動回路に短絡電流が流れるのを防ぐ働きをする。

したがって、モータ駆動回路の短絡を防止し、回路内の
トランジスタ等の破壊や劣化を防ぐので、前記問題点を
除去できるのである。

（実施例） 第１図は本発明の実施例を示すモータ駆動装置の一構成
例を示したものであり、第４図は第１図のモータ駆動装
置の短絡防止回路のタイムチャートを示したものである
。

第１図において、短絡防止回路２０は、マイクロコンピ
ュータのＣＰＵ２１等の正転出力端子２１−１および逆
転出力端子２１−２とＤＣモータ駆動回路２２の正転駆
動回路２２−１および逆転駆動回路２２−２との間に接
続されている。この短絡防止回路２０は、抵抗２３−１
、コンデンサ２３−２およびダイオード２３−３から成
る第１の遅延回路２３と、ＡＮＤ回路２４−１とインバ
ータ２４−２から成る第１の論理回路である第１の禁止
回路（ＩＮｌ（ＩＢＩＴ回路）２４と、抵抗２５−１、
コンデンサ２５−２およびダイオード２５−３から成る
第２の遅延回路２５と、ＡＮＤ回路２６−１とインバー
タ２６−２から成る第２の論理回路である第２の禁止回
路２６とで構成されている。そして、前記第１．第２の
遅延回路２３．２５は、その遅延時間を前記インバータ
２４−２．２６−２の遅延時間よりも長くなるように設
定され、かつダイオード２３−３．’２５−３の作用に
より信号の立上り時のみ遅延させるように設定されてい
る。

正転出力端子２１−１から出力された正転制御信号Ｐ１
は、第１の遅延回路２ａを経て遅延された信号Ｐ２とな
り第１の禁止回路２４のＡＮＤ回路２４−１に入力する
。一方、信号ｐｔの分岐した信号は、第２の禁止回路２
６のインバータ２６−２を経て反転された信号Ｐ３とな
りＡＮＤ回路２６−１に入力する。逆転出力端子２１−
２から出力された逆転制御信号Ｎ１は、第２の遅延回路
２５を経て遅延信号Ｎ２となり第２の禁「回路２６のＡ
ＮＤ回路２Ｂ−１に入力し、一方分岐した信号Ｎ１は第
１の禁止回路２４のインバータ２４−２を経て反転信号
Ｎ３となりＡＮＤ回路２４−１に入力する。第１の禁止
回路２４は、上記のように人力された正転出力端子２１
−１と逆転出力端子２１−２からの２つの信号Ｐ２，８
３を判断して、その結果を正転駆動回路２２−１に対す
る制御信号ＰＯとして出力する。同様に第２の禁止回路
２６も正、逆転出力端子２１−１．２１−２からの信号
Ｎ２．Ｐ３を判断して、逆転駆動回路２２−２に対し制
御信号ＮＯを出力する。上記のように、第１、第２の禁
止回路２４．２８のいずれか一方の禁止回路に入力され
る２つの信号のうち、インバータを通過しない信号は、
必ず他方の禁止回路に入力してインバータにより反転さ
れる。したがって、第１．第２の禁止回路２４．２Ｂが
同時にオン状態の制御信号を出力することはない。

以上の各信号の動作は第４図のタイムチャートによって
示される０図において、横軸は時刻を表わし、縦軸は各
信号の電圧レベルを表わしたものである。

先ず、時刻ｔｏにおいて信号ＰＩ、Ｍｌ共にＬレベルで
あったものが、時刻ｔ１において例えば（ｌｌ’ＰＵ２
１等の翼走によりいずれもＨレベルになったとする。

このとき、信号Ｐ２は第１の遅延回路２３により遅延さ
れ、ある時間を経てＨレベルに達する。これをＡＮＤ回
路２４−１が判断する上での等価のパルス信号Ｐ２ａと
して簡略化して表わし、この信号Ｐ２ａの遅延時間をＴ
Ｉとする。−力信号Ｎ３はインバータ２４−２による遅
延時間Ｔ２を経てから、反転してＬレベルになる。第１
の遅延回路２３はインバータ２４−２より長い遅延時間
となるように設定されているのでＴＩ＞７２となる。上
記の信号Ｐ２ａ、Ｎ３が、ＡＮｆ）回路２４−１に入力
されるが、この２つの信号Ｐ２ａ、Ｎ３は図に示される
如く、同時にＨレベルとなることはない、従って第１の
禁止回路２４の出力信号ＰＯは、Ｌレベルのままである
。同様に第２の禁止回路２ＢのＡＮＤ回路２Ｂ−１に入
力する信号Ｎ２ａ、Ｐ３は同様にＨレベルになることは
ないので、第２の禁止回路２Ｂの出力信号ＮＯはＬレベ
ルのままである。以上により、信号ＰＩ、Ｍｌが同時に
Ｈレベルになっても正転駆動回路２２−１および逆転駆
動回路２２−２のそれぞれの制御信号ＰＯ，ＮＯはＬレ
ベルとなる。したがって、ＤＣモータ駆動回路２２に短
絡電流が流れることはない。

次に時刻ｔ２において正転出力端子２１−１からの出力
信号ｐｔがＬレベルに変ったとすると、このときはイン
バータ２３の遅延時間は無視できるから信−リＰ２は殆
ど同時にＬレベルとなる。このとき信号Ｎ３はＬレベル
のまま変化しないので、第１の禁止回路２４の出力信号
ＰＯはＬレベルのまま変らない。

一方、Ｌレベルに変化した信号ＰＩの分岐信号はインバ
ータ２６−２を経て信号Ｐ３となり、遅延時間Ｔ２の後
にＨレベルとなる。信号Ｎ２は変化せずＨレベルのまま
であるから、第２の禁止回路２６の出力信号ＮＯは遅延
時間Ｔ２の後にＨレベルとなり、逆転駆動回路２２−２
を駆動させてモータを逆転させる。このように第２の禁
止回路２６は、正転出力端子２１−１の出力信号Ｐ１と
逆転出力端子２１−２の出力信号Ｎ１を取り込み、信号
Ｐ１がＬレベル、信号Ｎ１がＨレベルである場合にのみ
逆転駆動回路２２−２に逆転を指示する。

さらに時刻ｔ３において、仮に正転出力端子２１−１か
らの出力信号ＰＩが再びＨレベルになったとしても１図
のタイムチャートに示される如く、ＤＣモータ駆動回路
２２に短絡電流が流れることはない。

以上の各信号の動作に対し、第１．ｉ２の遅延回路２３
．２５はインバータ２４−２．２８−２の遅延時間Ｔ２
より長い遅延時間〒１をもつことにより、ＤＣモータ駆
動回路２２に瞬間的に類Ａ３電流が流れるのを防止して
いる。すなわち、前記第１．第２の禁止回路２４．２６
のみで第１．第２の遅延回路２３．２５がない場合には
、第５図に示すように出力信号ＰＩ、ＭｌがいずれもＨ
レベルとなったとき、インバータ２４−２．２６−２の
遅延時間〒２の間だけ、瞬間的に短絡電流が流れること
になる。

本実施例においては、以上のようにモータ駆動装置に短
絡防止回路２０を設けたので、（：ＰＨ１０等が翼走し
て正、逆転出力端子２１−１．２１−２からの出力信号
Ｐｉ、Ｍｌが同時にＨレベルになっても、ＤＣモータ駆
動回路２２に短絡電流が流れることは全くない、したが
って、トランジスタ等の破壊や劣化を防止できるという
利点がある。

なお１本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては。

例えば次のようなものがある。

（１）本実施例においては、第１．第２の論理回路をＡ
ＮＤ回路とインバータを組み合わせた構成のｍｌ、：５
２の禁止回路２４．２８としたが、これに限定されない
０例えば第１の論理回路は、正転出力端子２１−１から
の入力信号をインバータを介してＮＯＲ回路へ入力させ
、逆転出力端子２１−２からの入力信号をインバータを
介さず直接ＮＯＲ回路へ入力させる構成とし、第２の論
理回路も同様に逆転出力端子２１−２からの入力信号は
インバータを介し、正転出力端子２１−１からの入力信
号はインバータを介さずにそれぞれＮＯＲ回路へ入力さ
せる構成の論理回路としてもよい、この場合には、第１
の遅延回路は逆転出力端子２１−２から第１の論理回路
への入力側に設け、信号の立下がり時のみ遅延してその
遅延時間がインバータより長いものとし、第２の遅延回
路も同様に、正転出力端子２１−１から第２の論理回路
への入力側に設け、立下がり時のみ遅延してその遅延時
間がインバータより長いものとすればよい。

（２）本実施例においては、第１．第２の遅延回路２３
．２５は抵抗、コンデンサおよびダイオードの組み合わ
せから成るものとしたが、これに限定されない０例えば
、これに変えて偶数個のインバータを直列に組み合わせ
た論理回路と、この論理回路を立上り信号のみ通過させ
るトランジスタ等のスイツチング素子とを組み合わせた
遅延回路としてもよい。

（３）短絡防止回路２０は、ＤＣモータ駆動回路２２に
対して示したが、これに限定されず、例えばモータ駆動
用トランジスタを双方向性トランジスタに変える等の回
路の構成を変えれば、ＡＣモータ駆動回路にも適用でき
る。またモータについても、ＤＣサーボモータ、ＡＣサ
ーボモータおよびパルスモータ等種々のモータに適用す
ることができる。

（４）本実施例ではマイクロコンピュータによる制御回
路の例で示したが、これに限定されず、アナ・ログ制御
回路等にも適用できる。

（発明の効果） 以上詳細に説明したように、本発明によれば、第１．第
２の遅延回路と第１．第２の論理回路からなる短絡防１
回路をモータ駆動装置に設けたので、この短絡防止回路
は、正、逆転制御信号を制御して、モータ駆動回路の短
絡を防止すると同時に、前記論理回路の遅延時間のため
に瞬間的に流れる短絡電流をも防止する。したがって、
ノイズ等の原因でＣＰＵ等が暴走しても、モータ駆動回
路内のトランジスタ等の破壊や劣化を防ぐことができる
。

【図面の簡単な説明】

ｉ１図は本発明の実施例を示すモータ駆動装置、第２図
は従来のモータ駆動装置、第３図は第２図を正転駆動回
路と逆転駆動回路に分けて書き直したモータ駆動装置、
第４図は第１図の短絡防止回路の動作を表わすタイムチ
ャート、第５図は第１図の第１２、第２の遅延回路がな
い場合のタイムチャートである。 ２０・・・・・・短絡防止回路、２１・・・・・・中央
処理装置（ｉｌｌ：ＰＵ）　、　２１−１・・・・・・
正転出力端子、２１−２・・・・・・逆転出力端子、２
２・・・・・・ＤＣモータ駆動回路、２２−１・・・・
・・正転駆動回路、２２−２・・・・・・逆転駆動回路
、２３・・・・・・第１の遅延回路、２４・・・・・・
第１の禁止回路、２５・・・・・・第２の遅延回路、２
６・・・・・・第２の禁止回路、　ＰＩ〜Ｐ３・・・・
・・正転出力端子からの出力信号、ＰＯ・・・・・・第
１の禁止回路からの制御信号、Ｎ１〜Ｎ３・・・・・・
逆転出力端子からの出力信号、ＮＯ・・・・・・第２の
禁止回路からの制御信号。 出願人代理人　　　柿　　本　　恭　　成識り図の短絡
防止回路のタイムチャート第４図 一一π 第５図

Claims (1)

1. 【特許請求の範囲】 　正転制御信号により制御されモータを正方向に回転さ
   せる正転駆動回路と、逆転制御信号により制御され前記
   モータを逆方向に回転させる逆転駆動回路とを有するモ
   ータ駆動装置において、前記正転制御信号の立上りとそ
   の立下がりのいずれか一方の時に前記正転制御信号を遅
   延させる第１の遅延回路と、 前記逆転制御信号の立上りとその立下がりのいずれか一
   方の時に前記逆転制御信号を遅延させる第２の遅延回路
   と、 前記正転制御信号が前記第１の遅延回路を通して出力さ
   れた出力信号と前記逆転制御信号との２つの入力信号に
   基づき前記正転駆動回路を制御する第１の論理回路と、 前記逆転制御信号が前記第２の遅延回路を通して出力さ
   れた出力信号と前記正転制御信号との２つの入力信号に
   基づき前記逆転駆動回路を制御する第２の論理回路とを
   備えた短絡防止回路を、設けたことを特徴とするモータ
   駆動装置。