JPS6362760A - ドライバ−ユニツトの制御回路 - Google Patents
ドライバ−ユニツトの制御回路Info
- Publication number
- JPS6362760A JPS6362760A JP20846186A JP20846186A JPS6362760A JP S6362760 A JPS6362760 A JP S6362760A JP 20846186 A JP20846186 A JP 20846186A JP 20846186 A JP20846186 A JP 20846186A JP S6362760 A JPS6362760 A JP S6362760A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reset signal
- driver unit
- base
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 238000009434 installation Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、メインコントロールユニットから出力される
リセット信号からドライバーユニットの動作を全てリセ
ットさせるユニット用リセット信号を出力させるリセッ
ト発生回路と、ケーブルが接続されておらずコントロー
ル信号が与えられないために負荷等が破損するのを保護
する保護回路とが一体的に組み込まれたドライバーユニ
ットの制御回路に関するものである。
リセット信号からドライバーユニットの動作を全てリセ
ットさせるユニット用リセット信号を出力させるリセッ
ト発生回路と、ケーブルが接続されておらずコントロー
ル信号が与えられないために負荷等が破損するのを保護
する保護回路とが一体的に組み込まれたドライバーユニ
ットの制御回路に関するものである。
(従来の技術)
例えば、ドツトプリンタ等のシステムにあっては、メイ
ンコントロールユニットとドライバーユニットが分離さ
れており、その間がケーブルで接続されている。そして
、メインコントロールユニットから出力されるリセット
信号とコントロール信号等が、ケーブルを介してドライ
バーユニットに与えられてドライバーユニットが制御さ
れている。
ンコントロールユニットとドライバーユニットが分離さ
れており、その間がケーブルで接続されている。そして
、メインコントロールユニットから出力されるリセット
信号とコントロール信号等が、ケーブルを介してドライ
バーユニットに与えられてドライバーユニットが制御さ
れている。
第2図に、従来のドライバーユニットの制御回路の一例
の回路図を示す。第2図において、メインコントロール
ユニット1に、リセット信号出力端子2とコントロール
信号出力端子3が設けられている。また、ドライバーユ
ニット4に、リセット信号入力端子5とコントロール信
号入力端子6が設けられている。そして、メインコント
ロールユニット1とドライバーユニット4とがケーブル
7を介して接続されている。ここで、リセット信号は、
メインコントロールユニット1の電源没入または遮断の
際の電源電圧が安定していないときや、回路が正常に動
作できないとき、さらにはメインコントロールユニット
1の中央演算処理装置のソフトプログラムが暴走してし
まったとき等の異常時にショートで出力され、正常時は
オープンで出力されている。 ゛ そして、リセット信号入力端子5はバッファ8とインバ
ータ9に接続されている。このバッファ8はリセット発
生回路として入力されたままのリセット信号をユニット
用リセット信号として出力し、このユニット用リセット
信号によってドライバーユニット4の動作が全てリセッ
トされる。また、インバータ9の反転出力は、PNPの
反転トランジスタ10のベースに与えられる。この反転
トランジスタのエミッタは、抵抗11を介してベースに
接続されるとともに、制御電源12に接続されている。
の回路図を示す。第2図において、メインコントロール
ユニット1に、リセット信号出力端子2とコントロール
信号出力端子3が設けられている。また、ドライバーユ
ニット4に、リセット信号入力端子5とコントロール信
号入力端子6が設けられている。そして、メインコント
ロールユニット1とドライバーユニット4とがケーブル
7を介して接続されている。ここで、リセット信号は、
メインコントロールユニット1の電源没入または遮断の
際の電源電圧が安定していないときや、回路が正常に動
作できないとき、さらにはメインコントロールユニット
1の中央演算処理装置のソフトプログラムが暴走してし
まったとき等の異常時にショートで出力され、正常時は
オープンで出力されている。 ゛ そして、リセット信号入力端子5はバッファ8とインバ
ータ9に接続されている。このバッファ8はリセット発
生回路として入力されたままのリセット信号をユニット
用リセット信号として出力し、このユニット用リセット
信号によってドライバーユニット4の動作が全てリセッ
トされる。また、インバータ9の反転出力は、PNPの
反転トランジスタ10のベースに与えられる。この反転
トランジスタのエミッタは、抵抗11を介してベースに
接続されるとともに、制御電源12に接続されている。
そして、反転トランジスタIOのコレクタの出力は、抵
抗+3.14で分圧されてNPNの駆動トランジスタ1
5のベースに駆動電圧として生えられている。この駆動
トランジスタ15のコレクタは、負荷16を介して駆動
電源I7に接続され、エミッタは接地されている。さら
に、この駆動トランジスタ15のベースと接地間にNP
Nの制御トランジスタ18が介装され、この制御トラン
ジスタI8のベースにコントロール信号入力端子6のコ
ントロール信号が与えられている。
抗+3.14で分圧されてNPNの駆動トランジスタ1
5のベースに駆動電圧として生えられている。この駆動
トランジスタ15のコレクタは、負荷16を介して駆動
電源I7に接続され、エミッタは接地されている。さら
に、この駆動トランジスタ15のベースと接地間にNP
Nの制御トランジスタ18が介装され、この制御トラン
ジスタI8のベースにコントロール信号入力端子6のコ
ントロール信号が与えられている。
かかる構成において、メインコントロールユニットlか
ら出力されるリセット信号がオープンの正常状態であれ
ば、インバータ9の出力は〃L〃となって反転トランジ
スタ10は導通し、駆動トランジスタ15のベースに所
定の駆動電圧が与えられる。そして、コントロール信号
に応じて導通または非導通となるルノ御トランジスタI
8により、駆動トランジスタ15のベースの電圧がIl
jmされ、駆動トランジスタ15が導通または非導通と
なって負荷16への駆動電流が適宜に導通遮断制御され
る。さらに、メインコントロールユニット1が異常を検
知してリセット信号がショートとなれば、インバータ9
の出力は// )(//となって、反転トランジスタl
Oは非導通となり、コントロール信号にかかわらず駆動
トランジスタ15は非導通となって負荷16の駆動電流
が遮断される。同時にドライバーユニット4の駆動が全
てリセットされる。
ら出力されるリセット信号がオープンの正常状態であれ
ば、インバータ9の出力は〃L〃となって反転トランジ
スタ10は導通し、駆動トランジスタ15のベースに所
定の駆動電圧が与えられる。そして、コントロール信号
に応じて導通または非導通となるルノ御トランジスタI
8により、駆動トランジスタ15のベースの電圧がIl
jmされ、駆動トランジスタ15が導通または非導通と
なって負荷16への駆動電流が適宜に導通遮断制御され
る。さらに、メインコントロールユニット1が異常を検
知してリセット信号がショートとなれば、インバータ9
の出力は// )(//となって、反転トランジスタl
Oは非導通となり、コントロール信号にかかわらず駆動
トランジスタ15は非導通となって負荷16の駆動電流
が遮断される。同時にドライバーユニット4の駆動が全
てリセットされる。
(発明が解決しようとする問題点)
ところで、上記した従来のドライバー二二ッ゛トの制御
回路にあっては、ケーブル7が接続されずにドライバー
ユニット4の電源スィッチが投入されると、インバータ
9の人力がオープンであるので出力は// L uとな
る。このため反転トランジスタ10が導通し、駆動電圧
がベースに与えられた駆動トランジスタ15が導通する
。そして、コントロール信号が与えられていないので、
駆動トランジスタ15は導通したままである。この結果
、負荷16等が焼損するJAがあるという問題点があっ
た。
回路にあっては、ケーブル7が接続されずにドライバー
ユニット4の電源スィッチが投入されると、インバータ
9の人力がオープンであるので出力は// L uとな
る。このため反転トランジスタ10が導通し、駆動電圧
がベースに与えられた駆動トランジスタ15が導通する
。そして、コントロール信号が与えられていないので、
駆動トランジスタ15は導通したままである。この結果
、負荷16等が焼損するJAがあるという問題点があっ
た。
また、メインコントロールユニット1からのリセット信
号をバッファ8からなるリセット発生回路と、反転トラ
ンジスタlOを導通させるためのインバータ9を含む回
路が別々に構成されているため、回路の設置スペースを
広く必要として小型化が図れず、また高価であるという
問題点かあフた。
号をバッファ8からなるリセット発生回路と、反転トラ
ンジスタlOを導通させるためのインバータ9を含む回
路が別々に構成されているため、回路の設置スペースを
広く必要として小型化が図れず、また高価であるという
問題点かあフた。
本発明の目的は、上記した従来のドライバーユニットの
制御回路の問題点を解決するためになされたもので、ケ
ーブルが接続されておらなければ負荷等に駆動電流が流
れないようにするとともに、小型化に適したドライバー
ユニットの制御回路を提供することにある。
制御回路の問題点を解決するためになされたもので、ケ
ーブルが接続されておらなければ負荷等に駆動電流が流
れないようにするとともに、小型化に適したドライバー
ユニットの制御回路を提供することにある。
(問題点を解決するための手段)
かかる目的を達成するために、本発明のドライバーユニ
ットの制御回路は、メインコントロールユニットからケ
ーブルを介してリセット信号とコントロール信号が与え
られるドライバーユニットであって、前記リセット信号
を正常時にショートで異常時にオープンで前記メインコ
ントロールユニットから出力させ、前記ドライバーユニ
ットにこのリセット43号を反転する反転トランジスタ
を設け、この反転トランジスタの出力を前記ドライバー
ユニットの動作を全てリセットさせるユニット用リセッ
ト信号とするとともに、前記ドライバーユニットの負荷
を駆動する駆動トランジスタのベースに与え、この駆動
トランジスタのベースと接地間に介装される制御′トラ
ンジスタを前記コントロール信号で制御するように構成
されている。
ットの制御回路は、メインコントロールユニットからケ
ーブルを介してリセット信号とコントロール信号が与え
られるドライバーユニットであって、前記リセット信号
を正常時にショートで異常時にオープンで前記メインコ
ントロールユニットから出力させ、前記ドライバーユニ
ットにこのリセット43号を反転する反転トランジスタ
を設け、この反転トランジスタの出力を前記ドライバー
ユニットの動作を全てリセットさせるユニット用リセッ
ト信号とするとともに、前記ドライバーユニットの負荷
を駆動する駆動トランジスタのベースに与え、この駆動
トランジスタのベースと接地間に介装される制御′トラ
ンジスタを前記コントロール信号で制御するように構成
されている。
(作用)
メインコントロールユニットから出力されるリセット信
号を、正常時にショートで異常時にオープンとし、この
リセット信号が反転トランジスタで反転された反転出力
を駆動トランジスタのベースに駆動電圧として与えるよ
うにしたので、ケーブルが接続されずにリセット信号が
与えられなければ、反転トランジスタは非導通で駆動ト
ランジスタが導通せず、負荷を焼損等させることがない
。また、反転トランジスタの反転出力をユニット用リセ
ット信号とするので、従来のごとく、リセット発生回路
を別に設ける必要がない。
号を、正常時にショートで異常時にオープンとし、この
リセット信号が反転トランジスタで反転された反転出力
を駆動トランジスタのベースに駆動電圧として与えるよ
うにしたので、ケーブルが接続されずにリセット信号が
与えられなければ、反転トランジスタは非導通で駆動ト
ランジスタが導通せず、負荷を焼損等させることがない
。また、反転トランジスタの反転出力をユニット用リセ
ット信号とするので、従来のごとく、リセット発生回路
を別に設ける必要がない。
(実施例の説明)
以下、本発明の実施例を第1図を参照して説明する。第
1図は1本発明のドライバーユニットの制御回路の一実
施例の回路図である。
1図は1本発明のドライバーユニットの制御回路の一実
施例の回路図である。
?fi1図において、第2図と同一回路素子には同一符
号を付して重複する説明を省略する。
号を付して重複する説明を省略する。
第1図において、メインコントロールユニット1から出
力されるリセット信号は、正常時にショートで異常時に
オープンである。そして、リセット信号入力端子5に与
えられたリセット信号は、反転トランジスタIOのベー
スに与えられる(第2図の従来の回路のごとくインバー
タ9を介していない)。この反転トランジスタ10の反
転出力は、抵抗13.14で分圧されて駆動トランジス
タ15のベースに駆動電圧として与えられるとともに、
ユニット用リセット信号として出力される。
力されるリセット信号は、正常時にショートで異常時に
オープンである。そして、リセット信号入力端子5に与
えられたリセット信号は、反転トランジスタIOのベー
スに与えられる(第2図の従来の回路のごとくインバー
タ9を介していない)。この反転トランジスタ10の反
転出力は、抵抗13.14で分圧されて駆動トランジス
タ15のベースに駆動電圧として与えられるとともに、
ユニット用リセット信号として出力される。
かかる構成において、ケーブル7が接続されていない状
態でドライバーユニット4の電源が投入されても、リセ
ット信号入力端子5はオープンであり1反転トランジス
タlOは非導通で駆動トランジスタ15のベースに駆動
電圧が与えられず、負荷16に駆動電流は流れない。
態でドライバーユニット4の電源が投入されても、リセ
ット信号入力端子5はオープンであり1反転トランジス
タlOは非導通で駆動トランジスタ15のベースに駆動
電圧が与えられず、負荷16に駆動電流は流れない。
また、反転トランジスタIOの反転出力をユニット用リ
セット信号とすることで、第2図に示す従来の回路のご
とく、別にリセット発生回路を必要とせず、それだけ回
路の設置スペースを小さくできるとともに安価に構成で
きる。
セット信号とすることで、第2図に示す従来の回路のご
とく、別にリセット発生回路を必要とせず、それだけ回
路の設置スペースを小さくできるとともに安価に構成で
きる。
(発明の効果)
以上説明したように、本発明のドライバーユニットの制
御回路によれば、ケーブルが接続されていなければ、ド
ライバーユニットの電源が投入されても負荷に駆動電流
が流れることがなく、負荷の破損を生じさせることがな
い。また、反転トランジスタの反転出力をユニット用リ
セット信号としたので、リセット発生回路を別に設ける
必要がなく、それだけ回路が簡略となり、設置スペース
が小さくなって小型化が容易で、しかも安価に構成する
ことができるという優れた効果を奏する。
御回路によれば、ケーブルが接続されていなければ、ド
ライバーユニットの電源が投入されても負荷に駆動電流
が流れることがなく、負荷の破損を生じさせることがな
い。また、反転トランジスタの反転出力をユニット用リ
セット信号としたので、リセット発生回路を別に設ける
必要がなく、それだけ回路が簡略となり、設置スペース
が小さくなって小型化が容易で、しかも安価に構成する
ことができるという優れた効果を奏する。
第1図は、本発明のドライバーユニットの制御回路の一
実施例の回路図であり、第2図は、従来のドライバーユ
ニットの制御回路の一例の回路図である。 1:メインコントロールユニット、 4ニドライバーユニツト、 7:ケーブル、 lO二反転トランジスタ、 15:駆動トランジスタ。 16:負荷、18:制御トランジスタ。
実施例の回路図であり、第2図は、従来のドライバーユ
ニットの制御回路の一例の回路図である。 1:メインコントロールユニット、 4ニドライバーユニツト、 7:ケーブル、 lO二反転トランジスタ、 15:駆動トランジスタ。 16:負荷、18:制御トランジスタ。
Claims (1)
- メインコントロールユニットからケーブルを介してリセ
ット信号とコントロール信号が与えられるドライバーユ
ニットであって、前記リセット信号を正常時にショート
で異常時にオープンで前記メインコントロールユニット
から出力させ、前記ドライバーユニットにこのリセット
信号を反転する反転トランジスタを設け、この反転トラ
ンジスタの出力を前記ドライバーユニットの動作を全て
リセットさせるユニット用リセット信号とするとともに
、前記ドライバーユニットの負荷を駆動する駆動トラン
ジスタのベースに与え、この駆動トランジスタのベース
と接地間に介装される制御トランジスタを前記コントロ
ール信号で制御するようにしたことを特徴とするドライ
バーユニットの制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20846186A JPS6362760A (ja) | 1986-09-04 | 1986-09-04 | ドライバ−ユニツトの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20846186A JPS6362760A (ja) | 1986-09-04 | 1986-09-04 | ドライバ−ユニツトの制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6362760A true JPS6362760A (ja) | 1988-03-19 |
Family
ID=16556569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20846186A Pending JPS6362760A (ja) | 1986-09-04 | 1986-09-04 | ドライバ−ユニツトの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362760A (ja) |
-
1986
- 1986-09-04 JP JP20846186A patent/JPS6362760A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0145806B2 (ja) | ||
| JPS5854880A (ja) | 電気調節装置の安全装置 | |
| JPH06214666A (ja) | パワートランジスタの制御電極ディセーブル回路 | |
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| EP1372257B1 (en) | Diagnostic device for electric mechanism drive circuits | |
| US4336562A (en) | H-Switch having short to plus protection | |
| US4217528A (en) | Apparatus for preventing malfunction in a circuit controlling an electrical component maintaining a residual voltage after removal of energization | |
| JPH0473327B2 (ja) | ||
| JPS5950712A (ja) | 負荷短絡保護回路 | |
| JPH08106345A (ja) | 異電圧素子間インタフェース装置 | |
| JP3166385B2 (ja) | 検出スイッチ | |
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPS6125324Y2 (ja) | ||
| JP3207986B2 (ja) | 負荷制御装置 | |
| KR930004805Y1 (ko) | 인버터 회로의 트랜지스터 보호회로 | |
| KR920004335Y1 (ko) | 전력 구동용 인버터 구동 장치 | |
| JPH06141535A (ja) | Dc/dcコンバータ | |
| JPH0755078B2 (ja) | 過電流検出装置 | |
| JP2024041423A (ja) | 短絡保護装置 | |
| JPH0219717B2 (ja) | ||
| JPH0627158A (ja) | 電源監視回路 | |
| JPH02312127A (ja) | リレー回路 | |
| JPS5826561B2 (ja) | ゾウフクキ | |
| JPS63287326A (ja) | 電源制御回路 | |
| JPH05135564A (ja) | メモリーカード |