JPS63160404A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS63160404A JPS63160404A JP30641286A JP30641286A JPS63160404A JP S63160404 A JPS63160404 A JP S63160404A JP 30641286 A JP30641286 A JP 30641286A JP 30641286 A JP30641286 A JP 30641286A JP S63160404 A JPS63160404 A JP S63160404A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- offset
- circuit
- signal
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電気信号の出力振幅を一定に制御する自動利
得側＃に関するものであり、４！に入力信号マーク率の
変動に対して好適な特性を有する自動利得制御回路に関
するものである。
得側＃に関するものであり、４！に入力信号マーク率の
変動に対して好適な特性を有する自動利得制御回路に関
するものである。
本発明は自動利得制御回路に用いる可変利得増幅器にオ
フセット制御機能を有している場合の利４７！ｌｌＪ＃
回路の構成に関するものである。従来の利得制御回路と
して特開昭５７−１３８２０８号公報が挙げられる。こ
の従来技術の場合には、受信電力を求めて利得制御を行
なりているが、制御信号を優る場合に、信号の帯域につ
いて利得制御回路では配慮されていなかった。
フセット制御機能を有している場合の利４７！ｌｌＪ＃
回路の構成に関するものである。従来の利得制御回路と
して特開昭５７−１３８２０８号公報が挙げられる。こ
の従来技術の場合には、受信電力を求めて利得制御を行
なりているが、制御信号を優る場合に、信号の帯域につ
いて利得制御回路では配慮されていなかった。
利得制御回路は、本来入力信号の大小によらず信号出力
を一定値に制御しようとするものであるが、この制御信
号を優る場合に％可変利得増幅器にオフセット制御回路
が付加されている場合にはこの応答について配慮する必
要があり、入力信号のマーク率（’ｏ１．Ｊ＃よりなる
信号列について全体く対する′１′の比率を示す）が変
動した場合。
を一定値に制御しようとするものであるが、この制御信
号を優る場合に％可変利得増幅器にオフセット制御回路
が付加されている場合にはこの応答について配慮する必
要があり、入力信号のマーク率（’ｏ１．Ｊ＃よりなる
信号列について全体く対する′１′の比率を示す）が変
動した場合。
オフセット制御回路の応答により利得制御回路がｄ１４
ＭＩＪ作してしまう問題があった。
ＭＩＪ作してしまう問題があった。
本発明の目的はオフセット制御回路の動作に対して安定
な自動利得制御回路を提供することにある。
な自動利得制御回路を提供することにある。
上記目的は・、利得制御回路に帯域制限回路を付加する
ことＫより、入力信号のマーク率変動に起因するオフセ
ット制御回路の動作による可変利得増幅器のオフセット
変動に対して、利得制御回路が応答しないようにすると
とＫより達成される。
ことＫより、入力信号のマーク率変動に起因するオフセ
ット制御回路の動作による可変利得増幅器のオフセット
変動に対して、利得制御回路が応答しないようにすると
とＫより達成される。
本発明による自動利得制御回路は次のように動作する。
入力信号は可変利得増副器に入力される。
可変利得増幅器は、増幅度の大きい場合に入力オフセッ
ト変動による動作点のずれを補償するため。
ト変動による動作点のずれを補償するため。
オフセット制御回路が付加されている。このオフセット
制御回路は可変利得増幅器の差動出力信号により制御を
行なう。すなわち可変利得増幅器の差動出力の両方の平
均値を基準値とし、可変利得増幅器の一方の平均値との
差をとり誤差信号とする。この誤差信号を増幅し積分を
したのち、入力信号端子に帰還をかけ、誤差信号が零に
なるように１ｒｌＪ御を行なっている。この形式の場合
のオフセット制御回路は入力信号のマーク率によりて、
最適動作点は変動することになる。このオフセット変動
周波数は誤差信号の積分時定数によって決定される。オ
フセット変動の制御方法はここに述べたもの以外にも各
檀構成が考えられるが、いずれもオフセット変動の制御
が基本的には直流を含む低域の領域であれば、他の構成
でも本発明を適用することができる。
制御回路は可変利得増幅器の差動出力信号により制御を
行なう。すなわち可変利得増幅器の差動出力の両方の平
均値を基準値とし、可変利得増幅器の一方の平均値との
差をとり誤差信号とする。この誤差信号を増幅し積分を
したのち、入力信号端子に帰還をかけ、誤差信号が零に
なるように１ｒｌＪ御を行なっている。この形式の場合
のオフセット制御回路は入力信号のマーク率によりて、
最適動作点は変動することになる。このオフセット変動
周波数は誤差信号の積分時定数によって決定される。オ
フセット変動の制御方法はここに述べたもの以外にも各
檀構成が考えられるが、いずれもオフセット変動の制御
が基本的には直流を含む低域の領域であれば、他の構成
でも本発明を適用することができる。
可変利得増幅器出力の一部は出力振幅を一定値にするた
めクランプ回路によりハイレベルまたはローレベルをク
ランプする。このとき可変利得増幅器のオフセット変動
に追随しないように帯域制限をはとこす。オフセット制
御は基本的には直流制御であるが、帯域制限回路におい
ては直流しゃ断だけでなくオフセット制御回路積分時定
数に相当する帯域まで低域をしゃ断する形式とする。入
力信号成分にはオフセット制＃による変動周波数成分が
ないことを利用したものであり言い換えれば完全に周波
数分離できることが本発明の特徴でありまた条件である
。
めクランプ回路によりハイレベルまたはローレベルをク
ランプする。このとき可変利得増幅器のオフセット変動
に追随しないように帯域制限をはとこす。オフセット制
御は基本的には直流制御であるが、帯域制限回路におい
ては直流しゃ断だけでなくオフセット制御回路積分時定
数に相当する帯域まで低域をしゃ断する形式とする。入
力信号成分にはオフセット制＃による変動周波数成分が
ないことを利用したものであり言い換えれば完全に周波
数分離できることが本発明の特徴でありまた条件である
。
この信号をピーク値検出し、基準信号振幅と比較し、差
信号を増幅、Ｓ分をしたのち利得制御信号として、可変
利得増幅器の利得制御端子に入力する。
信号を増幅、Ｓ分をしたのち利得制御信号として、可変
利得増幅器の利得制御端子に入力する。
この回路構成により本回路は自動利得制御回路として動
作する。り２ンプ回路において、帯域制限をすることＫ
より、利得制御回路ではオフセット変動による影響を受
けることがなく、誤動作することはない。
作する。り２ンプ回路において、帯域制限をすることＫ
より、利得制御回路ではオフセット変動による影響を受
けることがなく、誤動作することはない。
以下、本発明の一実施例を′ｍ１図により説明する。入
力信号は入力信号端子７より利得な可変できる可変利得
増幅器１に入力され、出力信号端子８より出力される。
力信号は入力信号端子７より利得な可変できる可変利得
増幅器１に入力され、出力信号端子８より出力される。
ｏＴ変利得増幅器１は入力オフセット変動による動作点
のずれを補償するため。
のずれを補償するため。
オフセラ）？ｆｆ１ｊ＃回路２が付加されており、等測
的に出力１Ｂ号端子８に生じた直流変動分を入力１ｇＩ
ＪＫ帰還してオフセット制御を行なう。
的に出力１Ｂ号端子８に生じた直流変動分を入力１ｇＩ
ＪＫ帰還してオフセット制御を行なう。
り２ンプ回路３．螢域制限回路４・ピーク値検出回路５
．利得？ｆｆＩＩａ１回路６は出力信号端子８の信号ｍ
ｌ＠を一定値に制御する動作を行なうものである。クラ
ンプ回路３は、出力信号のハイレベルまたはローレベル
をクランプする。この信号には、オフセット制御回路２
の動作によるオフセット変動分も加わっているため、こ
の変動分を帯域制限回路４により除去する。さらＫこの
利得制御系では、信号成分のみが必要であるので、不要
な高域の帯域外の雑音等の信号を除去することも、安定
な利得制御を行なうために必要な場合もある。このり２
ンプ回路３と帯域制限回路４は信号処理が逆になっても
問題はない。
．利得？ｆｆＩＩａ１回路６は出力信号端子８の信号ｍ
ｌ＠を一定値に制御する動作を行なうものである。クラ
ンプ回路３は、出力信号のハイレベルまたはローレベル
をクランプする。この信号には、オフセット制御回路２
の動作によるオフセット変動分も加わっているため、こ
の変動分を帯域制限回路４により除去する。さらＫこの
利得制御系では、信号成分のみが必要であるので、不要
な高域の帯域外の雑音等の信号を除去することも、安定
な利得制御を行なうために必要な場合もある。このり２
ンプ回路３と帯域制限回路４は信号処理が逆になっても
問題はない。
フラング回路５．帯域制限回路４を通った信号はピーク
値検出回路５により、信号のピーク値が検出され、利得
制御回路６で、基準信号振幅と比較し、その差信号を増
幅、積分し、利得制御信号として可変利得増幅器１の利
得制御端子に入力させることＫより自動利得制御のルー
ズが形成される。
値検出回路５により、信号のピーク値が検出され、利得
制御回路６で、基準信号振幅と比較し、その差信号を増
幅、積分し、利得制御信号として可変利得増幅器１の利
得制御端子に入力させることＫより自動利得制御のルー
ズが形成される。
り２ング回路３、ピーク値検出回路５は信号振幅を求め
るための回路であり、信号振幅を平均値で求める場合に
は平均値検出回路を用いればよい。
るための回路であり、信号振幅を平均値で求める場合に
は平均値検出回路を用いればよい。
この場合にも平均値検出を行なう前に帯域制限回路４を
挿入すれば１本発明と同様の効果がある。
挿入すれば１本発明と同様の効果がある。
以上に述べたごとく１本発明によれば、帯域制限回路４
においてａ７変利得増幅器１のオフセット変動に追随し
ないようにオフセット制御回路積分時定数に相当する帯
域まで低域をしＪＰｔ！ｆｒすることにより、オフセッ
ト変動に対して利得側＃回路は誤動作することがないの
で安定な自動詞４１ｔｌｌｌ＠Ｊ回路を実現できる。
においてａ７変利得増幅器１のオフセット変動に追随し
ないようにオフセット制御回路積分時定数に相当する帯
域まで低域をしＪＰｔ！ｆｒすることにより、オフセッ
ト変動に対して利得側＃回路は誤動作することがないの
で安定な自動詞４１ｔｌｌｌ＠Ｊ回路を実現できる。
第１図は本光明の一実施例の自動利優制御回路を示す図
である。
である。
Claims (1)
- オフセット制御回路を有する可変利得増幅器と、この出
力信号の振幅を一定値に制御する利得制御回路からなる
自動利得制御回路において、上記利得制御回路に帯域制
限回路を付加し、上記オフセット制御回路の応答に上記
利得制御回路の応答が追随しないように構成したことを
特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30641286A JPS63160404A (ja) | 1986-12-24 | 1986-12-24 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30641286A JPS63160404A (ja) | 1986-12-24 | 1986-12-24 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63160404A true JPS63160404A (ja) | 1988-07-04 |
Family
ID=17956706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30641286A Pending JPS63160404A (ja) | 1986-12-24 | 1986-12-24 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160404A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0292004A (ja) * | 1988-09-29 | 1990-03-30 | Omron Tateisi Electron Co | 電子回路の調整装置 |
-
1986
- 1986-12-24 JP JP30641286A patent/JPS63160404A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0292004A (ja) * | 1988-09-29 | 1990-03-30 | Omron Tateisi Electron Co | 電子回路の調整装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007983B1 (ko) | 자동 이득 제어 회로 및 수신기 | |
| JP4017602B2 (ja) | Ｅｄｇｅ電力検出器／制御器 | |
| JPS6215909A (ja) | 光受信回路 | |
| JPS63160404A (ja) | 自動利得制御回路 | |
| EP1547241B1 (en) | Dc-compensation loop for variable gain amplifier | |
| JP2001036351A (ja) | 電力増幅装置 | |
| KR0151414B1 (ko) | 영상처리 시스템의 자동이득 조절회로 | |
| JPS5892149A (ja) | 入力電界検出回路 | |
| US4568980A (en) | Video clamping correction circuit | |
| JPH06244645A (ja) | 増幅回路 | |
| JPH0254629A (ja) | トランジスタ電力増幅器 | |
| KR100193860B1 (ko) | 안정된 신호의 특성을 가지는 자동이득조정장치 | |
| JPH0638514Y2 (ja) | 光受信器 | |
| JPH0832384A (ja) | バースト波対応ａｐｃ回路 | |
| JP3012850B2 (ja) | 自動利得制御回路 | |
| JPS62140507A (ja) | オフセツト補償自動利得制御増幅器 | |
| JPH03187599A (ja) | 音声出力回路 | |
| JPS5815347A (ja) | 光受信回路の自動利得制御方式 | |
| KR960009390A (ko) | 포토커플러를 이용한 자동이득 제어회로 | |
| JPH1197960A (ja) | 自動利得制御回路 | |
| JPH0258409A (ja) | 電力増幅器の電力制御回路 | |
| JPH047917A (ja) | 送信電力制御回路 | |
| JPH05121967A (ja) | Ｆｅｔ低雑音増幅器 | |
| JPH01126031A (ja) | 光受信回路 | |
| JPH0626313U (ja) | 自動リニア補償機能を有する高周波電力増幅器 |