JPS63163390A - グラフイツク機能付ｃｒｔｃコントロ−ラ - Google Patents
グラフイツク機能付ｃｒｔｃコントロ−ラInfo
- Publication number
- JPS63163390A JPS63163390A JP61313491A JP31349186A JPS63163390A JP S63163390 A JPS63163390 A JP S63163390A JP 61313491 A JP61313491 A JP 61313491A JP 31349186 A JP31349186 A JP 31349186A JP S63163390 A JPS63163390 A JP S63163390A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- image processing
- processor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、グラフィック機能を有するＣＲＴコントロー
ラに関し、特にＣＲＴコントローラ用クワクロック周波
数レームメモリアクセス用クロック周波数とを独立にす
ることによりグラフィック処理のパフォーマンスの向上
を図るものである。
ラに関し、特にＣＲＴコントローラ用クワクロック周波
数レームメモリアクセス用クロック周波数とを独立にす
ることによりグラフィック処理のパフォーマンスの向上
を図るものである。
［従来の技術］
グラフィック機能を有するＣＲＴコントローラとして画
像処理専用プロセッサを用いた場合の従来例を第３図に
示す。同図において、１は画像処理専用プロセッサで、
ここにはホストインターフェイス部が備えられており、
ホストコンピュータ（図示せず）からのコマンド命令に
より映像メモリ６に対してグラフィック処理を行うと同
時にＣＲＴ表示装置（図示せず）への同期信号（水平同
期信％Ｈ５ＹＮＣ，垂直同期信号ＶＳＹＮＣ、ブランク
信号ＢＬＡＮＫ）の発生と映像メモリからの表示データ
の読み出しを行う。
像処理専用プロセッサを用いた場合の従来例を第３図に
示す。同図において、１は画像処理専用プロセッサで、
ここにはホストインターフェイス部が備えられており、
ホストコンピュータ（図示せず）からのコマンド命令に
より映像メモリ６に対してグラフィック処理を行うと同
時にＣＲＴ表示装置（図示せず）への同期信号（水平同
期信％Ｈ５ＹＮＣ，垂直同期信号ＶＳＹＮＣ、ブランク
信号ＢＬＡＮＫ）の発生と映像メモリからの表示データ
の読み出しを行う。
コントローラ５は映像メモリ６の書き込みや読み出しの
ａｉｌを行うためのもので、指定されたアドレスに対応
する映像メモリのアドレス（ＲＡＳ。
ａｉｌを行うためのもので、指定されたアドレスに対応
する映像メモリのアドレス（ＲＡＳ。
ＣＡＳで指定）に対して、ステータス信号ＭＳＴで指定
された状態に従ったメモリデータの映像メモリへの読み
込み、あるいは映像メモリからの読み出し、または一時
停止を指示するものである。
された状態に従ったメモリデータの映像メモリへの読み
込み、あるいは映像メモリからの読み出し、または一時
停止を指示するものである。
前記アドレスは、画像処理専用プロセッサ１から１６ビ
゛ツトバスラインにメモリデータ等と時分割に出力され
るが、アドレスストローブＶＡＳによりアドレスのみ抽
出してアドレスラッチ４にラッチされ、これがコントロ
ーラに入力されるようになっている。
゛ツトバスラインにメモリデータ等と時分割に出力され
るが、アドレスストローブＶＡＳによりアドレスのみ抽
出してアドレスラッチ４にラッチされ、これがコントロ
ーラに入力されるようになっている。
映像メモリ６は、デュアルポートメモリで樋成され、Ｃ
ＲＴ表示装置の水平帰線消去期間に次に表示する１ライ
ン分のデータが内蔵の（図示せず）のシリアルポートへ
伝送される。ＣＲＴ表示期間中は、シリアルポート内の
データをシリアルコントロールクロックＳＣにより１６
ビット幅で読み出し、シフトレジスタ７によりシリアル
データに変換されてＣＲＴ表示装置のビデオ信号として
送られる。なお、このビデオ信号はゲート８において画
像処理専用プロセッサ１から与えられるブランク信号Ｂ
ＬＡＮＫ （帰線期間中に表示を禁止するための信号）
でゲートされる。
ＲＴ表示装置の水平帰線消去期間に次に表示する１ライ
ン分のデータが内蔵の（図示せず）のシリアルポートへ
伝送される。ＣＲＴ表示期間中は、シリアルポート内の
データをシリアルコントロールクロックＳＣにより１６
ビット幅で読み出し、シフトレジスタ７によりシリアル
データに変換されてＣＲＴ表示装置のビデオ信号として
送られる。なお、このビデオ信号はゲート８において画
像処理専用プロセッサ１から与えられるブランク信号Ｂ
ＬＡＮＫ （帰線期間中に表示を禁止するための信号）
でゲートされる。
２はドツトクロツタ発生器で、シフトレジスタ７に必要
なシフトクロックを発生する。３は分周器で、前記ドツ
トクロックを、１／１６に分周したものは映像メモリに
、また１／４ｎに分周したものは画像処理専用プロセッ
サに供給する。
なシフトクロックを発生する。３は分周器で、前記ドツ
トクロックを、１／１６に分周したものは映像メモリに
、また１／４ｎに分周したものは画像処理専用プロセッ
サに供給する。
ここで水平同期信号Ｈ３ＹＮＣと、シリアルポート内の
表示データの読み出しタイミングは同期する必要がある
。タイミングのずれは、ＣＲＴの表示開始位置（表示画
面の左側）のゆらぎの原因となる。このため水平同期信
号の周期ＴＨがシリアルポート読み出し周期Ｔｓｏ（＝
１６７ドツトクロツク）の整数倍でなければならない。
表示データの読み出しタイミングは同期する必要がある
。タイミングのずれは、ＣＲＴの表示開始位置（表示画
面の左側）のゆらぎの原因となる。このため水平同期信
号の周期ＴＨがシリアルポート読み出し周期Ｔｓｏ（＝
１６７ドツトクロツク）の整数倍でなければならない。
一方、画像処理専用プロセッサが発生する水平同期信号
は画像処理専用プロセッサ用のクロックの４倍の周期単
位でのみ設定が許されているため、ＴｃＬ、＝４／（画
像処理専用プロセッサのクロックの周期） となり、したがって。
は画像処理専用プロセッサ用のクロックの４倍の周期単
位でのみ設定が許されているため、ＴｃＬ、＝４／（画
像処理専用プロセッサのクロックの周期） となり、したがって。
ＴＨ”ｎ・１６７ドツトクロツクの周波数故に、面像処
理専用プロセッサ用のクロックの周波数はドツトクロッ
クの周波数の１／４・ｎの場合しか許されない。
理専用プロセッサ用のクロックの周波数はドツトクロッ
クの周波数の１／４・ｎの場合しか許されない。
例えば、ドツトクロックがｌ ＯＯＭ ＨｚのＣＲＴ表
示装置に接続する場合１画像処理専用プロセッサのクロ
ックは、２５，１２．５，８．３，６゜２５、・・・
（ＭＨｚ）の内のいずれかでなければならないが、画像
処理専用プロセッサを含めた周辺のハードウェアの制約
から、１７ＭＨｚ以下とするならば、最高で１２．５Ｍ
Ｈｚとなる。
示装置に接続する場合１画像処理専用プロセッサのクロ
ックは、２５，１２．５，８．３，６゜２５、・・・
（ＭＨｚ）の内のいずれかでなければならないが、画像
処理専用プロセッサを含めた周辺のハードウェアの制約
から、１７ＭＨｚ以下とするならば、最高で１２．５Ｍ
Ｈｚとなる。
［発明が解決しようとする問題点１
画像処理専用プロセッサのシステムクロックは、内部で
のグラフィック処理を行う場合のクロックでもあるため
、バイパフォーマンスを得るためには極力高いクロック
周波数が望まれる。
のグラフィック処理を行う場合のクロックでもあるため
、バイパフォーマンスを得るためには極力高いクロック
周波数が望まれる。
しかしながら、上記の理由から特定の周波数しか許され
ないため、パフォーマンスの向上を望めないという問題
があった。
ないため、パフォーマンスの向上を望めないという問題
があった。
本発明は、このような点に鑑みてなされたもので１画像
処理専用プロセッサのクロック周波数の上記制約を緩和
し、より高いクロック周波数を許可し、グラフィック処
理のパフォーマンスの向上を実現することのできるＣＲ
Ｔコントローラを提供することにある。
処理専用プロセッサのクロック周波数の上記制約を緩和
し、より高いクロック周波数を許可し、グラフィック処
理のパフォーマンスの向上を実現することのできるＣＲ
Ｔコントローラを提供することにある。
［問題点を解決するための手段］
このような目的を達成するために、本発明では、グラフ
ィック機能付ＣＲＴコントローラにおいて、 前記シフトレジスタに与えるドツトクロックを１／ｎ（
ｎは整数）に分周し前記画像処理専用プロセッサへ供給
するクロックを出力する第１の分周器と、 水平帰線消去期間中のみ分周動作を行うものであって、
前記シフトレジスタに与えるドツトクロックを１／１６
に分周し前記映像メモリへ供給するクロックを発生する
第２の分周器と を具備したことを特徴とする。
ィック機能付ＣＲＴコントローラにおいて、 前記シフトレジスタに与えるドツトクロックを１／ｎ（
ｎは整数）に分周し前記画像処理専用プロセッサへ供給
するクロックを出力する第１の分周器と、 水平帰線消去期間中のみ分周動作を行うものであって、
前記シフトレジスタに与えるドツトクロックを１／１６
に分周し前記映像メモリへ供給するクロックを発生する
第２の分周器と を具備したことを特徴とする。
［作用］
本発明では、画像処理専用プロセッサへのクロックとし
てはドツトクロックの１ ／ ｎのクロックを与え、シ
フトレジスタへは水平帰線消去期間中のみドツトクロッ
クの１／１６のクロックを与えるようにすることにより
、画像処理専用プロセッサ用のクロックの周波数を高く
設定し得るようにした。
てはドツトクロックの１ ／ ｎのクロックを与え、シ
フトレジスタへは水平帰線消去期間中のみドツトクロッ
クの１／１６のクロックを与えるようにすることにより
、画像処理専用プロセッサ用のクロックの周波数を高く
設定し得るようにした。
［実施例］
以下図面を参照して本発明の実施例を詳細に説明する。
第１図は本発明に係るＣＲＴコントローラの一実施例を
示す要部構成図である０図において、ＩＩ３図と同等部
分には同一符号を付しその説明は省略する。１０はドツ
トクロックＣＬＫを１／ｎに分周する第１の分周器で、
その出力クロックは画像処理専用プロセッサに供給され
る。１１はドツトクロックを１／１６に分周する第２の
分周器で、その出力クロック（ＳＣ）は映像メモリ６へ
供給する。また、第２の分周器１１は、クロックＳＣと
水平同期信号Ｈ８ＹＮＣとの同期をとるため、インバー
タ１２を介して与えられる画像処理専用プロセッサ１か
らのブランク信号ＢＬＡＮＫによりリセットされるよう
になっている。なお、水平同期信号Ｈ８ＹＮＣとブラン
ク信号ＢＬＡＮＫとは同期の関係にある。
示す要部構成図である０図において、ＩＩ３図と同等部
分には同一符号を付しその説明は省略する。１０はドツ
トクロックＣＬＫを１／ｎに分周する第１の分周器で、
その出力クロックは画像処理専用プロセッサに供給され
る。１１はドツトクロックを１／１６に分周する第２の
分周器で、その出力クロック（ＳＣ）は映像メモリ６へ
供給する。また、第２の分周器１１は、クロックＳＣと
水平同期信号Ｈ８ＹＮＣとの同期をとるため、インバー
タ１２を介して与えられる画像処理専用プロセッサ１か
らのブランク信号ＢＬＡＮＫによりリセットされるよう
になっている。なお、水平同期信号Ｈ８ＹＮＣとブラン
ク信号ＢＬＡＮＫとは同期の関係にある。
このような構成における動作を第２図のタイムチャート
を参照して次に説明する。画像処理専用プロセッサ１に
は、同図（イ）に示すドツトクロックＣＬＫを１ ／
ｎ分周したクロック（同図（ロ））が入力され、画像処
理専用プロセッサ１ではそのクロックを基にして同図（
ハ）に示す水平同期信号Ｈ５ＹＮＣおよび同図（ニ）に
示すブランク信号ＢＬＡＮＫを生成する。この２つの信
号の波形および相対関係は、システム立ち上げ時にホス
トコンピュータ（図示せず）から画像処理専用プロセッ
サ１に渡されるパラメータにより常に一定に保たれてい
る。
を参照して次に説明する。画像処理専用プロセッサ１に
は、同図（イ）に示すドツトクロックＣＬＫを１ ／
ｎ分周したクロック（同図（ロ））が入力され、画像処
理専用プロセッサ１ではそのクロックを基にして同図（
ハ）に示す水平同期信号Ｈ５ＹＮＣおよび同図（ニ）に
示すブランク信号ＢＬＡＮＫを生成する。この２つの信
号の波形および相対関係は、システム立ち上げ時にホス
トコンピュータ（図示せず）から画像処理専用プロセッ
サ１に渡されるパラメータにより常に一定に保たれてい
る。
一方、映像メモリ６にクロックＳＣを供給する第２の分
周器１１は、ブランク信号ＢＬＡＮＫがＨＩ Ｇ Ｈの
状態ではリセットされており、ブランク信号がＬＯＷに
なることによりドツトクロックの分周動作を開始する。
周器１１は、ブランク信号ＢＬＡＮＫがＨＩ Ｇ Ｈの
状態ではリセットされており、ブランク信号がＬＯＷに
なることによりドツトクロックの分周動作を開始する。
ビデオデータは、第２図の（へ）に示されるようにクロ
ックＳＣの周期で映像メモリ６内のシリアルポート（図
示せず）から１６ドツト単位で読み出される。
ックＳＣの周期で映像メモリ６内のシリアルポート（図
示せず）から１６ドツト単位で読み出される。
［発明の効果］
以上詳細に説明したように、本発明によれば。
画像処理専用プロセッサに対するクロック周波数はドツ
トクロックの１／ｎ（ｎは積数）を満足していればよい
、これにより画像処理専用プロセッサのクロック周波数
の選択の自由度が上がり、より高いパフォーマンスを得
るクロック周波数で動作させることができる。
トクロックの１／ｎ（ｎは積数）を満足していればよい
、これにより画像処理専用プロセッサのクロック周波数
の選択の自由度が上がり、より高いパフォーマンスを得
るクロック周波数で動作させることができる。
例えば、１００ Ｍ Ｈｚのドツトクロツタで表示が行
すれるＣＲＴ表示装置を使用する場合、画像処理専用プ
ロセッサのクロック周波数は、１００．５０，３３，２
５，２０，１６．６゜１４．３．・・・ （Ｍｎ２） の中から選択することが許される。一方ハードウェアの
制約上画像処理専用プロセッサのクロック周波数が１７
ＭＨｚ以下であるとすると、１６゜６ Ｍ Ｈｚを採用
することができる。これは従来の場合の１．３３倍とな
り、グラフィック処理パフォーマンスは一般にクロック
周波数に比例することから、約３３％のパフォーマンス
の向上が得られる。
すれるＣＲＴ表示装置を使用する場合、画像処理専用プ
ロセッサのクロック周波数は、１００．５０，３３，２
５，２０，１６．６゜１４．３．・・・ （Ｍｎ２） の中から選択することが許される。一方ハードウェアの
制約上画像処理専用プロセッサのクロック周波数が１７
ＭＨｚ以下であるとすると、１６゜６ Ｍ Ｈｚを採用
することができる。これは従来の場合の１．３３倍とな
り、グラフィック処理パフォーマンスは一般にクロック
周波数に比例することから、約３３％のパフォーマンス
の向上が得られる。
第１図は本発明に係るＣＲＴコントローラの一実施例を
示す要部構成図、第２図は動作を説明するためのタイム
チャート、第３図は従来のＣＲＴコントローラの一例を
示す図である。 １・・・画像処理専用プロセッサ、２はドツトクロック
発生器、４・・・アドレスラッチ、５・・・コントロー
ラ、６・・・映像メモリ、７・・・シフトレジスタ、８
・・・ゲート、１０・・・第１の分周器、１１・・・第
２の分周器。
示す要部構成図、第２図は動作を説明するためのタイム
チャート、第３図は従来のＣＲＴコントローラの一例を
示す図である。 １・・・画像処理専用プロセッサ、２はドツトクロック
発生器、４・・・アドレスラッチ、５・・・コントロー
ラ、６・・・映像メモリ、７・・・シフトレジスタ、８
・・・ゲート、１０・・・第１の分周器、１１・・・第
２の分周器。
Claims (1)
- 【特許請求の範囲】 水平帰線消去期間中に次にＣＲＴ表示する１ライン分の
データを転送する機能を有するデュアルポートメモリの
映像メモリを備え、画像処理専用プロセッサから与えら
れて格納した表示用データをこの映像メモリより１６ビ
ット幅で出力し、これをシフトレジスタによりシリアル
データに変換してＣＲＴ表示用のビデオ信号として出力
するように構成されたグラフィック機能付ＣＲＴコント
ローラにおいて、 前記シフトレジスタに与えるドットクロックを１／ｎ（
ｎは整数）に分周し前記画像処理専用プロセッサへ供給
するクロックを出力する第１の分周器と、 水平帰線消去期間中のみ分周動作を行うものであって、
前記シフトレジスタに与えるドットクロックを１／１６
に分周し前記映像メモリへ供給するクロックを発生する
第２の分周器と を具備し、前記画像処理専用プロセッサ用のクロックの
周波数を高く設定し得るようにしたことを特徴とするグ
ラフィック機能付ＣＲＴコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313491A JPS63163390A (ja) | 1986-12-25 | 1986-12-25 | グラフイツク機能付ｃｒｔｃコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313491A JPS63163390A (ja) | 1986-12-25 | 1986-12-25 | グラフイツク機能付ｃｒｔｃコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63163390A true JPS63163390A (ja) | 1988-07-06 |
Family
ID=18041950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61313491A Pending JPS63163390A (ja) | 1986-12-25 | 1986-12-25 | グラフイツク機能付ｃｒｔｃコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63163390A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006340967A (ja) * | 2005-06-10 | 2006-12-21 | Moriso:Kk | 遊技機の外枠 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5868131A (ja) * | 1981-10-19 | 1983-04-22 | Hitachi Ltd | 計算機システムへのクロツク供給制御方法 |
-
1986
- 1986-12-25 JP JP61313491A patent/JPS63163390A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5868131A (ja) * | 1981-10-19 | 1983-04-22 | Hitachi Ltd | 計算機システムへのクロツク供給制御方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006340967A (ja) * | 2005-06-10 | 2006-12-21 | Moriso:Kk | 遊技機の外枠 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065346A (en) | Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data | |
| US4626837A (en) | Display interface apparatus | |
| JPS60227296A (ja) | 表示制御方式 | |
| US5602565A (en) | Method and apparatus for displaying video image | |
| JPH07210129A (ja) | ビデオｒａｍにおける自己タイミング式リアルタイム・データ転送 | |
| EP0346437A1 (en) | APPARATUS FOR GENERATING A CURSOR SHAPE ON A DISPLAY SCREEN. | |
| KR920000455B1 (ko) | 인터페이스 장치 | |
| US5192943A (en) | Cursor display control method and apparatus in a graphic display system | |
| JP2971132B2 (ja) | モニタ制御回路 | |
| JPS58208845A (ja) | 重ね合せ表示方式 | |
| JPS60225887A (ja) | Ｃｒｔデイスプレイ装置 | |
| JP2520872B2 (ja) | 画像表示装置 | |
| JPS61198293A (ja) | 表示信号変換回路 | |
| JPH0527705A (ja) | 表示装置 | |
| JPS62153893A (ja) | 文字図形表示装置 | |
| US5948039A (en) | Vehicular navigation display system | |
| US5197119A (en) | External synchronism control circuit | |
| JPH07261703A (ja) | 液晶表示制御装置 | |
| JP2001166913A (ja) | 画面表示装置を備えたマイクロコンピュータ | |
| JP2571206B2 (ja) | ウインドウ制御方式 | |
| JP2663484B2 (ja) | メモリ装置 | |
| JPS6186790A (ja) | Ｃｒｔ表示制御装置 | |
| JPH0766319B2 (ja) | ビデオ・データ制御装置 | |
| JPS61233774A (ja) | 漢字デイスプレイ装置 | |
| JPS6129885A (ja) | 表示メモリのアクセス信号発生装置 |