JPS63163632A - シヤド−メモリ方式 - Google Patents

シヤド−メモリ方式

Info

Publication number
JPS63163632A
JPS63163632A JP31037186A JP31037186A JPS63163632A JP S63163632 A JPS63163632 A JP S63163632A JP 31037186 A JP31037186 A JP 31037186A JP 31037186 A JP31037186 A JP 31037186A JP S63163632 A JPS63163632 A JP S63163632A
Authority
JP
Japan
Prior art keywords
shadow
processing unit
central processing
mode
shadow memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31037186A
Other languages
English (en)
Inventor
Hiromi Oishi
博見 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31037186A priority Critical patent/JPS63163632A/ja
Publication of JPS63163632A publication Critical patent/JPS63163632A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は中央処理装置の機能の一部をファームウェアと
分担して構成した情報処理装置に関し、シャドーメモリ
に格納されたシャドープログラムにより実行される情報
処理装置から成るシャドーメモリ方式に関する。
(従来の技術) 従来、中央処理装置のハードウェアやファームウェアの
制限によりハードウェアによって実現できない機能の存
在する場合があり、特にLSI化する場合にはこのよう
なことがよ(見受ゆられる。通常、このような機能はソ
フトウェアによってシミュートして、あらかじめ知って
おくが、この場合にはモニタコール(スーパバイザコー
ル)による方式や、あるいは不正命令のトラップによる
方式などによってシュミレードブログラムへエントリさ
せる方式がよく採用されている。
(発明が解決しようとする問題点) 上述した従来の方式では、シュミレードブログラムをO
8の一部にルーチンとして組込む必要があるため、ハー
ドウェアのアップデート時にO8を変更する必要がある
と云う欠点がある。
また、シュミレードブログラムへエントリする際にはオ
ーバヘッドに時間がかかつてしまうと云う欠点がある。
本発明の目的は、シャドーメモリを備え、シャドーモー
ドか、あるいはノーマルモードかを切換え、シャドーモ
ード時に実行可能な中央処理装置の内部ハードウェア資
源を特別命令で制御できるようにして、中央処理装置内
部のレジスタ類をシャドーメモリにセーブあるいはリス
トアすることによりて上記欠点を除去し、シミュレート
プログラムへエントリする際のオーバヘッド時間を短縮
できるように構成したシャドーメモリ方式を提供するこ
とにある。
(問題点を解決するための手段) 本発明によるシャドーメモリ方式はシャドーメモリと、
切換え手段と、特別命令格納手段と、セーブ/リストア
手段とを具備し、一部の命令をシャドーメモリ上のシャ
ドープログラムによりてシミュレートできるように構成
したものである。
シャドーメモリは、ファームウェアで制御される中央処
理装置に使用されるものである。
切換え手段は、シャドーモードか、あるいはノーマルモ
ードかを切換えるためのものである。
特別命令格納手段は、シャドーモード時に実行可能な中
央処理装置のハードウェア資源を制御するためのもので
ある。
セーブ/リストア手段は、中央処理装置の内部のレジス
タ類の内容をシャドーメモリヘセーブしたり、あるいは
シャドーメモリから元のレジスタ類へリストアするため
のものである。
(実施例) 次に、本発明について図面を参照して説明する。
第1図は、本発明によるシャドーメモリ方式を実現する
一実施例を示す流れ図である。命令は2つに分けられ、
ひとつは中央処理装置の内部ファームウェアによりて実
行できる第1の命令、他方は中央処理装置の内部ファー
ムウェアで実行できずにシャドープログラムによって実
行できる第2の命令である。
シャドーメモリは、メインメモリとは異なり中央処理装
置の実行演算ユニッ)(BPU)と物理的に近い位置に
設置できるため、メインメモリよりアクセスタイムを短
縮することができる。従りて、シャドープログラムはメ
インメモリ上のソフトシミュレータよりも実行速度が早
く、08の一部として組込まれないのでオーバヘッドが
少なくなる。
第2図は、第1図のシャドーメモリ方式の流れを実現す
る一実施例を示すブロック図である。
第2図において、1はシャドーメモリ、2は切換え手段
、3は特別命令格納手段、4はセーブ/リストア手段で
ある。
第1図において、中央処理装置の内部ファームウェアで
実行できる命令は系統AK従りて分枝して実行され、シ
ャドープログラムによってシミュレートする命令は系統
Bに従って分枝して実行される。
シャドープログラムによりて実行される命令は、LSI
化などによりハードウェア上の制限により中央処理装置
の内部ファームウェアで実現できなかった命令であり、
通常、使用頻度の低い命令である。いつは5、ハードウ
ェアを新規に設定するとき、高速化などのために一部の
命令で互換性のなくなる場合がある。その場合、ソフト
ウェアの互換性を保持する必要上、旧命令の実行が必要
となる。そのときにも、シャドープログラムによりてシ
ミュレート実行させる場合がある。
これらの命令は、第1図に示すようにシャドーモードに
セットされ、シャドーメモリ1ヘレジスタ類の内容をす
べてセーブし、シャードープログラkを実行する。シャ
ドープログラムの実行終了後、特別命令によりシャドー
モードからノーマルモードに制御が移行する。この特別
命令は、シャドーモード時のみに実行できる命令のひと
つであり、特別命令格納手段3に格納される。この命令
によりシャドーメモリ1よりレジスタ類の内容をリスト
アし、シャドーモードにハードウェアをリセットし、い
ままで実行されていたプログラムを実行する。
シャドープログラムは通常のソフトウェア命令の他に、
前述の特別命令を実行させることができる。特別命令は
、中央処理装置の内部のハードウェア資源に対してファ
ームウェアで制御するのと同禄なレベルまで制御できる
命令である。また、前述したシャドーモードより抜は出
る命令も特別命令に属する。特別命令により通常のソフ
トウェア命令のみによるシミュレートプログラムより効
率のよいプログラムを作成することができる。
(発明の効果) 以上説明したよ5に本発明は、いままでソフトシミュレ
ータによりシミュレートしていた命令をシャドーメモリ
上のシャドープログラムによってシミュレートすること
により、その命令の実行速度を向上させることができる
と云う効果がある。
また、シャドープログラムのみで使用できる特別命令の
導入によりシミュレートを容易にし、速度も向上させる
ことができると云う効果がある。
【図面の簡単な説明】
第1図は、本発明によるシャドーメモリ方式を実現する
一実施例を示す流れ図である。 第2図は、第1図のシャドーメモリ方式の流れを実現す
る一実施例を示すブロック図である。 工・・・シャドーメモリ 2・・・切換え手段 3・・・特別命令格納手段 4・・・セーブ/リストア手段 特許出願人  日本電気株式会社 代理人弁理士 井 ノ ロ  壽 才1図

Claims (1)

    【特許請求の範囲】
  1. ファームウェアで制御される中央処理装置に使用される
    シャドーメモリと、シャドーモードか、あるいはノーマ
    ルモードかを切換えるための切換え手段と、前記シャド
    ーモード時に実行可能な前記中央処理装置のハードウェ
    ア資源を制御するための特別命令格納手段と、前記中央
    処理装置の内部のレジスタ類の内容を前記シャドーメモ
    リへセーブしたり、あるいは前記シャドーメモリから前
    記レジスタ類へリストアするためのセーブ/リストア手
    段とを具備し、一部の命令を前記シャドーメモリ上のシ
    ャドープログラムによってシミュレートできるように構
    成したことを特徴とするシャドーメモリ方式。
JP31037186A 1986-12-26 1986-12-26 シヤド−メモリ方式 Pending JPS63163632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31037186A JPS63163632A (ja) 1986-12-26 1986-12-26 シヤド−メモリ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31037186A JPS63163632A (ja) 1986-12-26 1986-12-26 シヤド−メモリ方式

Publications (1)

Publication Number Publication Date
JPS63163632A true JPS63163632A (ja) 1988-07-07

Family

ID=18004442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31037186A Pending JPS63163632A (ja) 1986-12-26 1986-12-26 シヤド−メモリ方式

Country Status (1)

Country Link
JP (1) JPS63163632A (ja)

Similar Documents

Publication Publication Date Title
US4695945A (en) Processor I/O and interrupt filters allowing a co-processor to run software unknown to the main processor
JPS6017539A (ja) エミユレ−シヨン方式
US6871173B1 (en) Method and apparatus for handling masked exceptions in an instruction interpreter
KR920003044B1 (ko) 가상 머신 시스템용의 게스트 머신 실행 제어 시스템
JP2861962B2 (ja) コンピュータプログラムのシミュレーション装置および方法
JP2002251291A (ja) 車両内の技術的プロセスの制御方法,制御プログラム,メモリ素子,制御装置
JPS58225443A (ja) 高速デ−タ処理装置
JPS60163134A (ja) 仮想計算機システム
JPH0588878A (ja) Lisp命令実行方式
JPS6143347A (ja) ベクトル命令シミユレ−シヨン方法
JP2000242524A (ja) プロセッサのソフトウエアシミュレータ
JPS62217326A (ja) 複数os格納切替可能コンピユ−タ
JPS5856167A (ja) 2次記憶装置トラツプ制御方式
JPS61240333A (ja) 入出力割込処理方式
JPH05258195A (ja) 監視制御システム及びそのシーケンス処理方式
JPS63635A (ja) Svcモ−ドで動作するモジユ−ルの作成方法
JPH0375832A (ja) 仮想計算機制御方式
JPS61161553A (ja) ハ−ドウエア シミユレ−タ
JPS6020771B2 (ja) マイクロ診断方式
JPH0415757A (ja) シミュレーション出力制御方法
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JPS61213928A (ja) プログラム変更方式
JPS61259342A (ja) 仮想計算機システムにおける特権命令のシミユレ−シヨン方式
JPH03160547A (ja) データ処理装置の入出力バッファ制御方法
JPH01185733A (ja) 入出力エミュレーション方式