JPH01185733A - 入出力エミュレーション方式 - Google Patents
入出力エミュレーション方式Info
- Publication number
- JPH01185733A JPH01185733A JP957288A JP957288A JPH01185733A JP H01185733 A JPH01185733 A JP H01185733A JP 957288 A JP957288 A JP 957288A JP 957288 A JP957288 A JP 957288A JP H01185733 A JPH01185733 A JP H01185733A
- Authority
- JP
- Japan
- Prior art keywords
- emulation
- input
- output
- program
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は異なるシステムプログラムを同一ハードウェア
にて実行する情報処理装置に用いられる入出力エミュレ
ーション方式に関する。
にて実行する情報処理装置に用いられる入出力エミュレ
ーション方式に関する。
(従来の技術)
最近具なる2つのシステムプログラムを同一ハードウェ
アにて実行出来る。いわゆるマルチパーソナリティシス
テムと称される情報処理装置が出現して来た。マルチパ
ーソナリティシステムで各システムプログラムにて実行
可とするアプリケーションが全て実行出来ソフトウェア
財産を有効に活用出来る。
アにて実行出来る。いわゆるマルチパーソナリティシス
テムと称される情報処理装置が出現して来た。マルチパ
ーソナリティシステムで各システムプログラムにて実行
可とするアプリケーションが全て実行出来ソフトウェア
財産を有効に活用出来る。
(発明が解決しようとする問題点)
ところで従来具なった2つのシステムプログラムを同一
のハードウェアの上で動作させるためには、各々のシス
テムプログラムが実行する入出力命令のアドレス(ポー
ト番号)が異なっている為に、ハードウェア回路をいず
れのシステムプロダラムにも対応できるようにしていた
。その為ハードウェアの回路量が極めて多大となってい
た。
のハードウェアの上で動作させるためには、各々のシス
テムプログラムが実行する入出力命令のアドレス(ポー
ト番号)が異なっている為に、ハードウェア回路をいず
れのシステムプロダラムにも対応できるようにしていた
。その為ハードウェアの回路量が極めて多大となってい
た。
本発明は上記事情に鑑みてなされたものであり、少量の
ハードウェアを付加することにより複数の異なるシステ
ムプログラムを同一ハードウェアにて実現する入出力エ
ミュレーション方式を提供することを目的とする。
ハードウェアを付加することにより複数の異なるシステ
ムプログラムを同一ハードウェアにて実現する入出力エ
ミュレーション方式を提供することを目的とする。
[発明の構成]
[問題点を解決するための手段と作用コ本発明は異なる
システムプログラムを同一ハードウェアにて実行する情
報処理装置において、第1のシステムプログラムが動作
するとき、入出力命令はそのまま実行させ、第2のシス
テムプログラムによる入出゛力命令はエミュレーション
で実行させるものである。このため、エミュレーション
モードが設定されるフリップフロップと、入出力命令の
エミュレーションデータが記憶されるエミュレーション
メモリと、入出力命令実行により該当入出力ポートがエ
ミュレーション対象か否かを振分けるアドレス判定回路
と、エミュレーション対象の入出力ポートに入出力命令
が実行された場合にエミュレーション起動用の割込み信
号を生成するゲートと、割込み信号によって起動され、
入出力命令のエミュレーション処理終了後火のエミュレ
ーション起動を有効にするために割込み許可を発行する
エミュレーションプログラムを付加したものである。
システムプログラムを同一ハードウェアにて実行する情
報処理装置において、第1のシステムプログラムが動作
するとき、入出力命令はそのまま実行させ、第2のシス
テムプログラムによる入出゛力命令はエミュレーション
で実行させるものである。このため、エミュレーション
モードが設定されるフリップフロップと、入出力命令の
エミュレーションデータが記憶されるエミュレーション
メモリと、入出力命令実行により該当入出力ポートがエ
ミュレーション対象か否かを振分けるアドレス判定回路
と、エミュレーション対象の入出力ポートに入出力命令
が実行された場合にエミュレーション起動用の割込み信
号を生成するゲートと、割込み信号によって起動され、
入出力命令のエミュレーション処理終了後火のエミュレ
ーション起動を有効にするために割込み許可を発行する
エミュレーションプログラムを付加したものである。
このことにより、1ハードウエアにて異なる複数のシス
テムプログラムを実行出来る。
テムプログラムを実行出来る。
(実施例)
以下、図面を使用して本発明実施例について詳細に説明
する。
する。
第1図は本発明の実施例を示すブロック図である。図に
おいて、1は第1のシステムプログラムが実行する入出
力命令か否かを判定するゲートである。2は第2のシス
テムプログラムが実行した入出力命令によりエミュレー
ション起動用割込み信号(NM I )を発生させるゲ
ートである。3は、第2のシステムプログラムによる入
力命令か否かを判定するゲート、4は第2のシステムプ
ログラム固有の入出力命令か否かを判定するゲートであ
る。5はエミュレーション時第1のシステムプログラム
の入出力命令を無効としエミュレーション起動でこれを
有効とするフリップフロップである。
おいて、1は第1のシステムプログラムが実行する入出
力命令か否かを判定するゲートである。2は第2のシス
テムプログラムが実行した入出力命令によりエミュレー
ション起動用割込み信号(NM I )を発生させるゲ
ートである。3は、第2のシステムプログラムによる入
力命令か否かを判定するゲート、4は第2のシステムプ
ログラム固有の入出力命令か否かを判定するゲートであ
る。5はエミュレーション時第1のシステムプログラム
の入出力命令を無効としエミュレーション起動でこれを
有効とするフリップフロップである。
6は第2のシステムプログラムで実行する入出力命令が
エミュレーション対象か否かを判定するアドレス判定回
路、7は第2のシステムプログラムがエミュレーション
対象の入力命令を行なったときに入力されるべきデータ
を貯えたメモリである。
エミュレーション対象か否かを判定するアドレス判定回
路、7は第2のシステムプログラムがエミュレーション
対象の入力命令を行なったときに入力されるべきデータ
を貯えたメモリである。
第2図は本発明にて使用されるエミュレーションプログ
ラムの処理手順をフローチャートにて示す図である。
ラムの処理手順をフローチャートにて示す図である。
以下、本発明実施例の動作について詳細に説明する。ま
ずシステム起動時にエミュレーション信号がアクティブ
になり、この後、CPUからの入出力命令が実行される
と入出力信号10R/IOWとアドレス信号が発生する
。アドレスはアドレス判定回路6によって、エミュレー
ション対象か否か振分けられ、エミュレーション対象で
あればゲート2によってNMI信号が発生し、これによ
ってCPUはエミュレーションプログラムを起動する。
ずシステム起動時にエミュレーション信号がアクティブ
になり、この後、CPUからの入出力命令が実行される
と入出力信号10R/IOWとアドレス信号が発生する
。アドレスはアドレス判定回路6によって、エミュレー
ション対象か否か振分けられ、エミュレーション対象で
あればゲート2によってNMI信号が発生し、これによ
ってCPUはエミュレーションプログラムを起動する。
NMI信号が発生するとフリップフロップ5により欠の
入出力命令は第1のシステムポートに切換わる。エミュ
レーションプログラムは第2図のフローチャートに示し
たように動作し、定し、入力であれば第2のシステムポ
ートの入力データに相当するデータをエミュレーション
メモリ7にセットする。出力であれば第1のシステムポ
ートでこの出力データをエミュレートシ、この結果、第
2のシステムポートの入力に影響するようであれば、こ
の入力されるべきデータをエミュレーションメモリ7に
セットしておく。各々の入出力のエミュレート処理終了
後は、次のエミュレーション起動を有効とするために、
NMI許可信号を発行して、エミュレーションを終了す
る。
入出力命令は第1のシステムポートに切換わる。エミュ
レーションプログラムは第2図のフローチャートに示し
たように動作し、定し、入力であれば第2のシステムポ
ートの入力データに相当するデータをエミュレーション
メモリ7にセットする。出力であれば第1のシステムポ
ートでこの出力データをエミュレートシ、この結果、第
2のシステムポートの入力に影響するようであれば、こ
の入力されるべきデータをエミュレーションメモリ7に
セットしておく。各々の入出力のエミュレート処理終了
後は、次のエミュレーション起動を有効とするために、
NMI許可信号を発行して、エミュレーションを終了す
る。
入力命令のエミュレーションでは上記のエミュレーショ
ンプログラムが起動されるが実際にCPUが取り込む入
力データはエミュレーションメモリ7から行なわれる。
ンプログラムが起動されるが実際にCPUが取り込む入
力データはエミュレーションメモリ7から行なわれる。
つまり、この時のエミュレーションプログラムは次に取
り込まれるべき入力データをエミュレーションメモリ7
に予めセットしているわけである。尚、アドレス判定回
路6でエミュレーション対象外と判定されたときは、第
2のシステムポートの入出力信号10R2/10W2が
発生するのみである。
り込まれるべき入力データをエミュレーションメモリ7
に予めセットしているわけである。尚、アドレス判定回
路6でエミュレーション対象外と判定されたときは、第
2のシステムポートの入出力信号10R2/10W2が
発生するのみである。
[発明の効果]
以上説明の様に本発明に従えば以下に列挙する効果が得
られる。
られる。
(1)1つのハードウェアで2つのシステムが実行でき
る。つまり、異なった機種のプログラムが実行できる。
る。つまり、異なった機種のプログラムが実行できる。
(2)ハードウェアの回路量が少なくて済む。
(3)第2のシステムポートの入出力命令がプログラム
によって行なわれる為、融通性がある。
によって行なわれる為、融通性がある。
第1図は本発明の実施例を示すブロック、第2図は本発
明にて使用されるエミュレーションプログラムの処理手
順を示す図である。 1.2.3.4・・・ゲート、5・・・フリップフロッ
プ、6・・・アドレス判定回路、7・・・エミュレーシ
ョンメモリ。 出願人代理人 弁理士 鈴 江 武 彦−へ
明にて使用されるエミュレーションプログラムの処理手
順を示す図である。 1.2.3.4・・・ゲート、5・・・フリップフロッ
プ、6・・・アドレス判定回路、7・・・エミュレーシ
ョンメモリ。 出願人代理人 弁理士 鈴 江 武 彦−へ
Claims (1)
- 異なるシステムプログラムを同一ハードウェアにて実
行する情報処理装置において、一方のシステムプログラ
ムが動作するときの入出力命令をエミュレーションモー
ドで実行し、これが設定されるフリップフロップと、入
出力命令のエミュレーションデータが記憶されるエミュ
レーションメモリと、入出力命令実行により該当入出力
ポートがエミュレーション対象か否かを振分けるアドレ
ス判定回路と、エミュレーション対象の入出力ポートに
入出力命令が実行された場合にエミュレーション起動用
の割込み信号を生成するゲートとを具備し、上記割込み
信号によって起動され、入出力命令のエミュレート処理
終了後次のエミュレーション起動を有効にするために上
記割込み許可を発行することを特徴とする入出力エミュ
レーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP957288A JPH01185733A (ja) | 1988-01-21 | 1988-01-21 | 入出力エミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP957288A JPH01185733A (ja) | 1988-01-21 | 1988-01-21 | 入出力エミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01185733A true JPH01185733A (ja) | 1989-07-25 |
Family
ID=11724018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP957288A Pending JPH01185733A (ja) | 1988-01-21 | 1988-01-21 | 入出力エミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01185733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223793A (ja) * | 2008-03-18 | 2009-10-01 | Fujitsu Ltd | 情報処理装置、情報処理装置の制御方法及びコンピュータプログラム |
-
1988
- 1988-01-21 JP JP957288A patent/JPH01185733A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223793A (ja) * | 2008-03-18 | 2009-10-01 | Fujitsu Ltd | 情報処理装置、情報処理装置の制御方法及びコンピュータプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPH0433130A (ja) | マルチチップ構成方法 | |
| JP2879854B2 (ja) | アドレス変換値の設定処理方式 | |
| JPH01321525A (ja) | ハードウェアセマフォ | |
| JPH0638238B2 (ja) | 仮想計算機システム | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPH0370810B2 (ja) | ||
| JPH0296833A (ja) | 異機種ジョブ制御方式 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPS62108335A (ja) | 入出力動作制御方式 | |
| JPS62231371A (ja) | マルチプロセッサの起動停止制御方法 | |
| JPS6347861A (ja) | 電子計算機の入出力制御方法 | |
| JPS6252900B2 (ja) | ||
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPH0314160A (ja) | Ipl方式 | |
| JPS5953902A (ja) | 制御装置 | |
| JPH01152539A (ja) | 割込み処理方式 | |
| JPH01189732A (ja) | タスク起動制御方法 | |
| JPS6273335A (ja) | スタツク管理方式 | |
| JPH0417530B2 (ja) | ||
| JPS6269323A (ja) | 事象処理方式 | |
| JPH0583937B2 (ja) | ||
| JPS6325736A (ja) | 仮想計算機システムにおける割込み制御方式 |